[实用新型]三维系统级封装结构

说明书

本实用新型公开了一种三维系统级封装结构，包括QFN(Quad Flat No‑lead)封装基体以及倒置于其中的内嵌封装体，内嵌封装体的上表面设置有内嵌封装体的电路引出端，在内嵌封装体的上表面上方放置有芯片（集成电路芯片和/或微机电芯片）和/或其他元器件并且与内嵌封装体电路引出端或QFN的焊盘通过相应的电连接机构形成电连接，内嵌封装体电路引出端通过相应的电连接机构与QFN的焊盘形成至少一个电连接。本方案可以在内嵌封装体内外都进行2D/3D芯片集成，集成芯片数量多，集成灵活性大，工艺成熟容易实现，成本低，适用于将各类芯片形成系统级集成模块，产品质量有充分保证，具有很高良品率。

技术领域

本实用新型属于集成电路芯片封装领域，具体地，是一种系统级封装结构。

背景技术

集成电路芯片是20世纪50年代后期及60年代发展起来的一种新型半导体器件，它是经过氧化、光刻、扩散、外延、蒸铝等半导体制造工艺，将具有一定功能电路所包含的晶体管、电阻、电容等元件及它们之间的电连接机构全部集成在一小块硅片表面上，再通过封装工艺将硅片表面电路与外部建立电连接并保护起来。因此集成电路的封装是把集成电路芯片装配为最终产品的过程，最常见的是将芯片制造厂家(Foundry)生产出来的集成电路裸芯片放在一块起到承载作用的基板上，把管脚引出来，然后固定包封形成一个封装体的过程。

随着消费类电子产品、航空航天电子、军事电子等技术的飞速发展，作为现代信息技术核心的半导体器件必须最大限度地实现小型化、轻量化、高密度化及高可靠性。而集成电路技术的工艺节点正在接近其物理极限，长期以来遵循的摩尔定律即芯片特征尺寸等比例缩小的原则，在实际应用中已无法满足半导体技术发展的需求。为满足产品轻、薄、短、小以及系统整合的需求，各种式样的封装技术于是被推陈出新。

系统级封装(Systemin Package，SiP)利用成熟的封装工艺集成多种元器件，即在一个封装体内组装多个集成电路芯片、各种类型的元器件、以及诸如微机电 (MEMS)或者光学器件等，实现一定功能的单个标准封装件，构成复杂且完整的电子系统，其周期短、成本低，因此作为在系统层面上延续摩尔定律的技术路线，得到了越来越多的关注和应用。系统级封装已经成为重要的先进封装和系统集成技术，是电子产品小型化和多功能化的重要技术路线，具有广阔的应用市场和发展前景，广泛应用于RF/无线、传感器、网络与计算机技术、高速数字产品、物联网终端等方面。

系统级封装方式没有一定型态。可用多芯片模块(Multi-chip Module；MCM) 的平面式2D封装，也可用多芯片3D堆叠的结构，以有效缩减封装面积，其内部互连技术可以是单纯的引线键合(Wire Bonding)，亦可使用倒装焊(Flip Chip) 方式，也可二者混用；除了2D与3D的芯片组合结构外，也可以通过封装体堆叠POP(Package on Package)方式来实现；可采用3D芯片埋入式或埋入式芯片+ 表面元件的方式达到功能整合的目的，亦属于系统级封装；另外的方式是通过硅通孔技术(Through Silicon Via，TSV)或晶圆级扇出型封装技术实现系统级封装。图1至图12给出了现有主要的系统级封装形式。这些不同的芯片排列方式，与不同的内部互连技术搭配，使SiP的封装型态产生多样化的组合，并可依照客户或产品的需求加以客制化或弹性生产。

在上述这些系统级封装方式中，2D封装方式的芯片数量受到封装尺寸与基板利用范围的限制；多芯片3D堆叠则受到芯片尺寸匹配及布线位置的制约而缺乏灵活性；封装堆叠方式在工艺中存在封装体翘曲问题，其经常难以克服，因而影响封装良率；芯片埋入式对嵌入的芯片有某些特殊要求，非通适可用；采用硅通孔技术(TSV)或晶圆级扇出型封装技术可以实现很小型的系统级封装，但其成本较为昂贵。

所以，有必要推出一种集成芯片数量多、集成灵活性较大、工艺简单且无典型工艺问题、成本较低、满足大多数应用要求的系统级封装形式。

实用新型内容