[发明专利]衬底处理装置、半导体装置的制造方法及被加工衬底在审
申请号: | 201811599397.5 | 申请日: | 2018-12-26 |
公开(公告)号: | CN110911306A | 公开(公告)日: | 2020-03-24 |
发明(设计)人: | 伊藤冬马;吉水康人;北川白马 | 申请(专利权)人: | 东芝存储器株式会社 |
主分类号: | H01L21/67 | 分类号: | H01L21/67;H01J37/317 |
代理公司: | 北京律盟知识产权代理有限责任公司 11287 | 代理人: | 杨林勳 |
地址: | 日本*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 衬底 处理 装置 半导体 制造 方法 加工 | ||
1.一种衬底处理装置,具备:
衬底保持部,保持设有膜的衬底;及
膜处理部,基于所述衬底的翘曲,以所述膜包含具有第1膜质或膜厚的第1区域和具有与所述第1膜质或膜厚不同的第2膜质或膜厚的第2区域的方式对所述膜进行处理,抑制所述衬底的翘曲。
2.根据权利要求1所述的衬底处理装置,其中所述第1区域对所述衬底在第1方向上施加压缩应力及拉伸应力的其中一个,所述第2区域对所述衬底在至少与所述第1方向不同的第2方向上施加压缩应力及拉伸应力的另一个。
3.根据权利要求1或2所述的衬底处理装置,其中所述第1区域抑制所述衬底沿第1方向翘曲成向上凸起的形状及向下凸起的形状的其中一个,所述第2区域抑制所述衬底沿至少与所述第1方向不同的第2方向翘曲成向上凸起的形状及向下凸起的形状的另一个。
4.根据权利要求1或2所述的衬底处理装置,其还具备测定所述衬底的翘曲的翘曲测定部,且
所述膜处理部基于通过所述翘曲测定部所测定的所述衬底的翘曲,对所述膜进行处理。
5.根据权利要求4所述的衬底处理装置,其中所述翘曲测定部通过对所述衬底照射光,并对从所述衬底反射的所述光进行检测,而测定所述衬底的翘曲。
6.根据权利要求4所述的衬底处理装置,其中所述翘曲测定部是设置在所述衬底保持部的位置感测器。
7.根据权利要求1或2所述的衬底处理装置,其中所述膜处理部是以使所述膜局部地氧化、氮化、或多孔化、或者使所述膜的膜厚局部地增加或减少的方式对所述膜进行处理。
8.根据权利要求1或2所述的衬底处理装置,其中所述膜处理部包含对所述膜照射等离子体的等离子体照射部。
9.根据权利要求8所述的衬底处理装置,其中所述等离子体照射部基于所述衬底的翘曲决定所述等离子体的照射位置及照射条件,并基于所决定的所述照射位置及所述照射条件对所述膜照射所述等离子体。
10.根据权利要求1或2所述的衬底处理装置,其中所述膜处理部包含能够与所述膜接触的金属构件。
11.根据权利要求1或2所述的衬底处理装置,其中所述衬底保持部保持所述衬底的端部。
12.一种半导体装置的制造方法,包括如下步骤:
保持设有膜的衬底;及
基于所述衬底的翘曲,以所述膜包含具有第1膜质或膜厚的第1区域和具有与所述第1膜质或膜厚不同的第2膜质或膜厚的第2区域的方式对所述膜进行处理,使所述衬底的翘曲变化。
13.一种被加工衬底,具备:
衬底;以及
膜,设置在所述衬底的一面,且包含对所述衬底在第1方向上施加压缩应力及拉伸应力的其中一个的第1区域、及对所述衬底在至少与所述第1方向不同的第2方向上施加压缩应力及拉伸应力的另一个的第2区域。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于东芝存储器株式会社,未经东芝存储器株式会社许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811599397.5/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件;其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置;专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理;集成电路器件或其特殊部件的制造