[发明专利]三维存储器及其制作方法

说明书

本发明公开了一种三维存储器及其制作方法，在制作三维存储器时，通过第一平坦化处理，去除所述第一刻蚀阻挡层上的层结构，露出所述导电接触、所述沟道孔结构以及所述共源极导电接触，一次性平坦化处理同时露出所述导电接触、所述沟道孔结构以及所述共源极导电接触，可以在在后续工艺中同时形成与各个所述导电接触一一对应电接触的导电触点、与所述沟道孔结构电接触的第一接触端以及与所述共源极导电接触电接触的第二接触端，减少平坦化处理次数，简化了工艺步骤，降低了生产成本，提高了生产效率。

技术领域

本发明涉及存储装置技术领域，更具体的说，涉及一种三维存储器(3D NAND)及其制作方法。

背景技术

随着科学技术的不断发展，越来越多的电子设备应用到人们的日常生活以及工作当中，为人们的日常生活以及工作带来了巨大的便利，成为当今人们不可或缺的重要工具。存储器是许多电子设备的一个重要器件，随着电子设备功能的越来越强大，其需要存储器的数据越来越多，要求存储器的存储器容量越来越大。

3D NAND将存储单元在垂直于衬底的方向上堆叠，能够在较小的面积上形成更多的存储单元，相对于传统二维存储器，具有更大的存储容量，是当前存储器领域的一个主要发展方向。

现有技术在制作3D NAND时，制作方法的工艺复杂，导致生产成本较高以及生产效率较低。

发明内容

为了解决上述问题，本发明技术方案提供了一种三维存储器(3D NAND)及其制作方法，简化了3D NAND的制作工艺，降低了制作成本，提高了生产效率。

为了实现上述目的，本发明提供如下技术方案：

一种三维存储器的制作方法，所述制作方法包括：

提供一衬底；

在所述衬底上形成功能结构，所述功能结构包括依次层叠设置在所述衬底上的第一堆叠层、第一刻蚀阻挡层、插塞层以及第二刻蚀阻挡层；所述第一堆叠层包括多层交替层叠设置的栅极层以及绝缘介质层；所述功能结构具有沟道孔结构以及共源极导电接触，所述沟道孔结构穿过所述第一刻蚀阻挡层延伸至所述衬底，所述共源极导电接触穿过所述第二刻蚀阻挡层延伸至所述衬底；

形成露出各个所述栅极层的接触孔，在所述接触孔内形成导电接触；

通过第一平坦化处理，去除所述第一刻蚀阻挡层上的层结构，露出所述导电接触、所述沟道孔结构以及所述共源极导电接触；

同时形成与各个所述导电接触一一对应电接触的导电触点、与所述沟道孔结构电接触的第一接触端以及与所述共源极导电接触电接触的第二接触端。

优选的，在上述制作方法中，所述在所述衬底上形成功能结构包括：

在所述衬底上形成第二堆叠层，在所述第二堆叠层表面形成所述第一刻蚀阻挡层，所述第二堆叠层包括多层交替层叠设置的假栅层以及所述绝缘介质层；

在所述第一刻蚀阻挡层表面形成沟道孔，所述沟道孔贯穿所述第二堆叠层，露出所述衬底的第一区域；

在所述沟道孔内形成所述沟道孔结构，去除所述第一刻蚀阻挡层上的层结构，损耗部分所述第一刻蚀阻挡层，在所述第一刻蚀阻挡层表面形成所述插塞层，所述插塞层填充所述沟道孔顶部的部分作为所述沟道孔结构的插塞结构；

在所述插塞层表面形成所述第二刻蚀阻挡层，在所述第二刻蚀阻挡层表面形成沟槽，露出所述衬底的第二区域；

通过所述沟槽去除所述假栅层，以在去除的所述假栅层的区域形成所述栅极层，进而形成所述第一堆叠层；

在所述沟槽内形成共源极导电接触。

优选的，在上述制作方法中，所述在所述沟道孔内形成所述沟道孔结构包括：