[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底和多个分立于衬底上的鳍部；对鳍部进行切断处理，形成切口，切口底面与衬底表面齐平，或者低于衬底表面；在切口中形成隔离结构，且隔离结构顶面低于鳍部顶壁；在未被隔离结构覆盖的切口侧壁上形成绝缘层；在隔离结构上以及绝缘层上形成第一栅极结构；在鳍部上形成第二栅极结构，第二栅极结构横跨鳍部，第二栅极结构覆盖鳍部的部分顶壁和部分侧壁；在第二栅极结构两侧的鳍部中形成源漏掺杂层。第一栅极结构与源漏掺杂层和鳍部之间也不会形成泄露通道，也就是说第一栅极结构与源漏掺杂层和鳍部之间不会出现漏电流的情况，优化了半导体结构的电学性能。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管 (Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off) 沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET 向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。 FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面 MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，来优化半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底和多个分立于所述衬底上的鳍部；对所述鳍部进行切断处理，形成切口，所述切口底面与所述衬底表面齐平，或者低于所述衬底表面；在所述切口中形成隔离结构，且所述隔离结构顶面低于所述鳍部顶壁；在未被所述隔离结构覆盖的所述切口侧壁上形成绝缘层；在所述隔离结构上以及绝缘层上形成第一栅极结构；在所述鳍部上形成第二栅极结构，所述第二栅极结构横跨所述鳍部，所述第二栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；在所述第二栅极结构两侧的所述鳍部中形成源漏掺杂层。

相应的，本发明实施例还提供一种半导体结构，包括：衬底；多个鳍部，分立于所述衬底上；切口，位于所述鳍部内，且所述切口的底面与所述衬底表面齐平，或者低于所述衬底表面；隔离结构，位于所述切口中，且所述隔离结构的顶面低于所述鳍部顶壁；绝缘层，位于未被所述隔离结构覆盖的切口侧壁上；第一栅极结构，位于所述隔离结构和绝缘层上；第二栅极结构，横跨所述鳍部，且所述第二栅极结构覆盖所述鳍部的部分顶壁和部分侧壁；源漏掺杂层，位于所述第二栅极结构两侧的所述鳍部中。

与现有技术相比，本发明实施例的技术方案具有以下优点：

本发明实施例在所述切口中形成隔离结构，且所述隔离结构顶面低于所述鳍部顶壁；在未被所述隔离结构覆盖的所述切口侧壁上形成绝缘层；在所述隔离结构上以及绝缘层上形成第一栅极结构，所述第一栅极结构与所述源漏掺杂层通过绝缘层分隔开来，所述第一栅极结构与所述源漏掺杂层之间不会形成泄露通道，所述第一栅极结构与所述鳍部之间也不会形成泄露通道，也就是说所述第一栅极结构与所述源漏掺杂层和鳍部之间不会出现漏电流的情况，优化了半导体结构的电学性能。

可选方案中，在形成所述隔离结构后，形成所述绝缘层前，形成覆盖所述栅介质层的保护层，所述保护层用于在形成绝缘层的过程中避免所述栅介质层受到损伤。

附图说明