[发明专利]半导体结构及其形成方法

说明书

一种半导体结构及其形成方法，形成方法包括：提供基底，基底包括衬底、凸出于衬底上分立的鳍部以及横跨鳍部的伪栅结构；在伪栅结构的侧壁上形成第一侧墙层；在伪栅结构两侧的鳍部中形成源漏掺杂层；形成覆盖源漏掺杂层的介质层；在第一侧墙层的顶端或底端处形成竖向长度小于第一侧墙层的第二侧墙层；去除伪栅结构；去除伪栅结构且形成第二侧墙层后，在介质层内形成沟槽；形成填充沟槽的金属栅极结构。本发明实施例，形成在沟槽中的金属栅极结构呈T型或者倒T型结构，沟槽的空间小，相应的金属栅极结构的体积小，降低了金属栅极结构与源漏掺杂层以及后期形成的接触孔插塞之间的电容耦合效应，进而使得半导体结构中的寄生电容变小。

技术领域

本发明实施例涉及半导体制造领域，尤其涉及一种半导体结构及其形成方法。

背景技术

在半导体制造中，随着超大规模集成电路的发展趋势，集成电路特征尺寸持续减小，为了适应更小的特征尺寸，金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)的沟道长度也相应不断缩短。然而，随着器件沟道长度的缩短，器件源极与漏极间的距离也随之缩短，因此栅极结构对沟道的控制能力随之变差，栅极电压夹断(pinch off)沟道的难度也越来越大，使得亚阈值漏电(subthreshold leakage)现象，即所谓的短沟道效应(SCE：short-channel effects)更容易发生。

因此，为了减小短沟道效应的影响，半导体工艺逐渐开始从平面MOSFET向具有更高功效的三维立体式的晶体管过渡，如鳍式场效应晶体管(FinFET)。FinFET中，栅极结构至少可以从两侧对超薄体(鳍部)进行控制，与平面MOSFET相比，栅极结构对沟道的控制能力更强，能够很好的抑制短沟道效应；且FinFET相对于其他器件，与现有集成电路制造具有更好的兼容性。

发明内容

本发明实施例解决的问题是提供一种半导体结构及其形成方法，来优化半导体结构的性能。

为解决上述问题，本发明实施例提供一种半导体结构的形成方法，包括：提供基底，所述基底包括衬底、凸出于所述衬底上分立的鳍部以及横跨所述鳍部的伪栅结构，所述伪栅结构覆盖所述鳍部的部分顶壁和部分侧壁；在所述伪栅结构的侧壁上形成第一侧墙层；在所述伪栅结构两侧的所述鳍部中形成源漏掺杂层；形成覆盖所述源漏掺杂层和第一侧墙层侧壁的介质层；在所述第一侧墙层的顶端或底端处形成竖向长度小于所述第一侧墙层的第二侧墙层，且所述第二侧墙层与所述介质层分别覆盖所述第一侧墙层相对的侧壁；去除所述伪栅结构，在所述介质层内形成沟槽；在形成所述第二侧墙层后，形成填充所述沟槽的金属栅极结构，所述金属栅极结构包括，位于相邻第一侧墙层之间的金属栅极宽段，位于相邻第二侧墙层之间的金属栅极窄段。

可选的，形成所述第二侧墙层的步骤包括：所述第二侧墙层的厚度为2至4纳米。

可选的，形成所述第二侧墙层的步骤包括：所述第二侧墙层的竖向长度为所述第一侧墙层竖向长度的三分之一至三分之二。

可选的，在所述第一侧墙层上形成竖向长度小于所述第一侧墙层的第二侧墙层的步骤包括：所述第二侧墙层的顶端与所述第一侧墙层的顶端齐平。

可选的，形成所述第二侧墙层和沟槽的步骤包括：刻蚀部分厚度的所述伪栅结构，形成剩余伪栅结构；在露出所述剩余伪栅结构的所述第一侧墙层侧壁以及剩余伪栅结构的表面上形成第二侧墙材料层；去除所述剩余伪栅结构的表面上的第二侧墙材料层，形成所述第二侧墙层；去除剩余伪栅结构，形成所述沟槽。

可选的，形成所述第二侧墙材料层的工艺为原子层沉积或者化学气相沉积。

可选的，在所述第一侧墙层上形成竖向长度小于所述第一侧墙层的第二侧墙层的步骤包括：所述第二侧墙层的底端与所述第一侧墙层的底端齐平。