[发明专利]形成绝缘体上硅衬底的方法

说明书

本发明实施例公开形成绝缘体上硅衬底的方法。在一些实施例中，在牺牲衬底上形成外延层及氧化物层。在所述外延层中形成蚀刻终止层。在所述氧化物层处将所述牺牲衬底结合到处理衬底。移除所述牺牲衬底。部分地移除所述外延层，直到暴露出所述蚀刻终止层。

技术领域

本发明实施例是涉及形成绝缘体上硅(silicon-on-insulator，SOI)衬底的方法。

背景技术

传统绝缘体上硅(SOI)互补金属氧化物半导体(CMOS)装置通常在例如埋入氧化物(buried oxide，BOX)层等绝缘体层上具有薄的硅层，所述薄的硅层也被称为有源层。例如金属氧化物半导体晶体管(MOSFET)等有源装置形成在有源层的有源区中。有源区中的有源装置通过埋入氧化物层而与衬底隔离。

形成在绝缘体上硅衬底上的装置相比于其块状衬底对等物表现出许多改善的性能特性。绝缘体上硅衬底在减少与反向基体效应(reverse body effect)、装置闭锁(device latch-up)、软错误率(soft-error rate)、及结电容(junction capacitance)相关的问题方面尤其有用。绝缘体上硅技术因此使得能够实现更高速的性能、更高的组装密度、以及降低的功耗。然而，用于制作绝缘体上硅衬底的传统技术通常昂贵且无法提供绝缘体上硅衬底的硅层的均匀厚度。

发明内容

根据本发明的一些实施例，一种形成绝缘体上硅衬底的方法包括以下操作。在牺牲衬底上形成外延层及氧化物层。在所述外延层中形成蚀刻终止层。在所述氧化物层处将所述牺牲衬底结合到处理衬底。移除所述牺牲衬底。部分地移除所述外延层，直到暴露出所述蚀刻终止层。

附图说明

图1是根据一些实施例的一种形成绝缘体上硅衬底的方法的流程图。

图2A到图2K是根据一些实施例的一种形成绝缘体上硅衬底的方法的剖视图。

图3是根据替代实施例的一种形成绝缘体上硅衬底的方法的流程图。

图4A到图4I是根据替代实施例的一种形成绝缘体上硅衬底的方法的剖视图。

具体实施方式

以下公开内容提供用于实施所提供的主题的不同特征的许多不同实施例或实例。出于以简化方式传达本发明的目的，以下阐述组件及排列的具体实例。当然，这些仅为实例且不旨在进行限制。举例来说，以下说明中将第二特征形成于第一特征“之上”或第一特征“上”可包括其中第二特征及第一特征形成为直接接触的实施例，且也可包括其中第二特征与第一特征之间可形成有附加特征、进而使得所述第二特征与所述第一特征可能不直接接触的实施例。此外，可在本发明的各种实例中使用相同的参考编号及/或字母来指代相同或类似的部件。参考编号的重复使用是出于简洁及清晰的目的，而不是自身表示所论述的各种实施例及/或配置之间的关系。

此外，为易于说明，本文中可能使用例如“之下(beneath)”、“下面(below)”、“下部的(lower)”、“位于…上(on)”、“位于…之上(over)”、“上方(above)”、“上部的(upper)”等空间相对性用语来阐述图中所示的一个元件或特征与另一(其他)元件或特征的关系。所述空间相对性用语旨在除图中所绘示的取向外还囊括装置在使用或操作中的不同取向。设备可具有其他取向(旋转90度或其他取向)，且本文中所用的空间相对性描述语可同样相应地进行解释。

图1是根据一些实施例的一种形成绝缘体上硅衬底的方法的流程图。图2A到图2K是根据一些实施例的一种形成绝缘体上硅衬底的方法的剖视图。

参照图1及图2A到图2B，在操作10中，在牺牲衬底100上形成外延层102及氧化物层104。