[发明专利]一种用于制造组合半导体器件的方法

说明书

实施例提供了一种用于制造组合半导体器件的方法。该方法包括提供半导体衬底的步骤。此外，该方法包括在半导体衬底的非CMOS区域中提供保护层或保护层堆叠的步骤，其中非CMOS区域是半导体衬底为非CMOS器件预留的部分。此外，该方法包括在半导体衬底的CMOS区域中至少部分地制造CMOS器件的步骤，非CMOS区域和CMOS区域彼此不同。此外，该方法包括去除保护层或保护层堆叠，以暴露非CMOS区域中的半导体衬底的步骤。此外，该方法包括在半导体衬底的非CMOS区域中制造非CMOS器件的步骤。

技术领域

实施例涉及用于制造具有CMOS部分和非CMOS部分的组合半导体器件的方法。一些实施例涉及用于在CMOS处理之前保护BiCMOS流中的双极晶体管区域的方法。

背景技术

BiCMOS器件集成了双极器件和CMOS器件(CMOS＝互补金属氧化物半导体)。现有技术的BiCMOS集成的状态利用双极和CMOS器件的混合处理。对应的双极和CMOS步骤依次应用，使得特定步骤是公共的并且不能彼此分离。

发明内容

实施例提供了一种用于制造组合半导体器件的方法。该方法包括提供半导体衬底的步骤。此外，该方法包括在半导体衬底的非CMOS区域中提供保护层或保护层堆叠的步骤。此外，该方法包括在半导体衬底的CMOS区域中至少部分地制造CMOS器件的步骤，非CMOS区域和CMOS区域彼此不同。此外，该方法包括去除保护层或保护层堆叠的步骤，以暴露非CMOS区域中的半导体衬底。此外，该方法包括在半导体衬底的非CMOS区域中制造非CMOS器件的步骤。

附图说明

图1示出了用于制造BiCMOS器件的制造方法的流程图；

图2示出了在提供半导体衬底的步骤之后的制造期间的BiCMOS器件的示意性截面图；

图3示出了通过在半导体衬底上沉积保护层堆叠而在半导体衬底的双极区域中提供保护层堆叠的制造步骤期间的BiCMOS器件的示意性截面图；

图4示出了通过结构化保护层堆叠在半导体衬底的双极区域中提供保护层堆叠的制造步骤期间的BiCMOS器件的示意性截面图；

图5示出了在半导体衬底的双极区域中提供保护层堆叠的步骤之后的制造期间的BiCMOS器件的示意性截面图；

图6示出了通过在CMOS区域中提供CMOS栅极至少部分地制造CMOS晶体管的制造步骤期间的BiCMOS器件的示意性截面图；

图7示出了通过在保护层堆叠以及在具有栅极氧化物的CMOS栅极上提供间隔件层来至少部分地制造CMOS晶体管的制造步骤期间的BiCMOS器件的示意性截面图；

图8示出了通过结构化间隔层以在CMOS栅极或栅极氧化物的侧壁上得到横向间隔件来至少部分地制造CMOS晶体管的制造步骤期间的BiCMOS器件的示意性截面图；

图9示出了在至少部分地制造CMOS晶体管的步骤之后的制造期间的BiCMOS器件的示意性截面图；

图10示出了在去除保护层堆叠之前在至少部分制造的CMOS晶体管上提供保护掩模的步骤之后的制造期间的BiCMOS器件的示意性截面图；

图11示出了在去除保护层堆叠以暴露双极区域中的半导体衬底的步骤之后的制造期间的BiCMOS器件的示意性截面图；

图12示出了在半导体衬底的双极区域中至少部分制造双极晶体管的步骤之后的制造期间的BiCMOS器件的示意性截面图；以及

图13示出了在共同完成双极晶体管和CMOS晶体管的制造的制造步骤期间的BiCMOS器件的示意性截面图。

具体实施方式

下面，随后将参照附图讨论本发明的实施例，其中相同的参考数字被提供给具有相同或相似功能的对象或元件，使得它们的描述是相互适用且可互换的。