[发明专利]半导体装置结构及其制造方法有效
申请号: | 201811025096.1 | 申请日: | 2018-09-04 |
公开(公告)号: | CN110875385B | 公开(公告)日: | 2023-03-17 |
发明(设计)人: | 周政伟;林信志;周钰杰 | 申请(专利权)人: | 世界先进积体电路股份有限公司 |
主分类号: | H01L29/778 | 分类号: | H01L29/778;H01L21/335 |
代理公司: | 北京三友知识产权代理有限公司 11127 | 代理人: | 王天尧;任默闻 |
地址: | 中国台湾新竹*** | 国省代码: | 台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 半导体 装置 结构 及其 制造 方法 | ||
1.一种制造半导体装置结构的方法,其特征在于,包括:
提供一衬底基板;
形成一缓冲层于该衬底基板上;
形成一图案化硅层于该缓冲层上,该图案化硅层具有一开口露出一部分的该缓冲层;
依序外延生长一图案化沟道层及一图案化障壁层于该图案化硅层的一上表面上,其中一载流子沟道形成于该图案化沟道层与该图案化障壁层之间的一界面上;以及
形成一栅极电极于该图案化障壁层上。
2.如权利要求1所述的制造半导体装置结构的方法,其特征在于,其中该衬底基板包括A1N基板或蓝宝石基板。
3.如权利要求1所述的制造半导体装置结构的方法,其特征在于,其中该衬底基板的杨氏模量大于该图案化硅层的杨氏模量。
4.如权利要求1所述的制造半导体装置结构的方法,其特征在于,更包括:
沉积一绝缘材料至该开口内,以形成贯穿该图案化障壁层、该图案化沟道层及该图案化硅层的一隔离器件。
5.如权利要求1所述的制造半导体装置结构的方法,其特征在于,更包括:
沉积一导电材料至该开口内,以形成贯穿该图案化障壁层、该图案化沟道层及该图案化硅层的一导体层。
6.如权利要求1所述的制造半导体装置结构的方法,其特征在于,其中形成该图案化硅层包括:
形成一包括硅的材料层于该缓冲层上;以及
执行一刻蚀工艺于该材料层上,以形成该开口及该图案化硅层。
7.如权利要求1所述的制造半导体装置结构的方法,其特征在于,其中形成该图案化硅层包括:
提供一硅基板;
执行一离子注入工艺,形成一图案化掺杂区于该硅基板内;
将该硅基板贴合至该缓冲层;以及
移除该硅基板,使该图案化掺杂区留在该缓冲层上,以形成该图案化硅层。
8.如权利要求7所述的制造半导体装置结构的方法,其特征在于,更包括:
形成一图案化遮罩于该硅基板上,露出该硅基板的一第一表面的一部分;
对该硅基板的该部分执行一刻蚀工艺,图案化该第一表面;以及
去除该图案化遮罩,其中该图案化掺杂区形成在该硅基板的经图案化的该第一表面内。
9.如权利要求8所述的制造半导体装置结构的方法,其特征在于,更包括:
将该硅基板的经图案化的该第一表面贴合至该缓冲层。
10.如权利要求7所述的制造半导体装置结构的方法,其特征在于,更包括:
形成一图案化遮罩于该硅基板上,露出该硅基板的一部分;
通过该离子注入工艺,形成该图案化掺杂区于该硅基板的一第一表面内,并对应该硅基板的该部分;
移除该图案化遮罩;
将该硅基板的第一表面贴合至该缓冲层;以及
移除该硅基板,使该硅基板的该图案化掺杂区留在该缓冲层上。
11.一种半导体装置结构,其特征在于,包括:
一衬底基板;
一缓冲层;
一图案化硅层,覆盖一部分的该缓冲层;
一沟道层,设置于该图案化硅层的一上表面上;
一障壁层,设置于该沟道层上,其中一载流子沟道形成于该沟道层与该障壁层之间的一界面上;以及
一栅极电极,设置于该障壁层上。
12.如权利要求11所述的半导体装置结构,其特征在于,其中该衬底基板包括A1N基板或蓝宝石基板。
13.如权利要求11所述的半导体装置结构,其特征在于,其中该衬底基板的杨氏模量大于该图案化硅层的杨氏模量。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于世界先进积体电路股份有限公司,未经世界先进积体电路股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201811025096.1/1.html,转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类