[发明专利]有源区阵列及其形成方法、半导体器件及其形成方法

说明书

本发明提供了一种有源区阵列及其形成方法、半导体器件及其形成方法。利用辅助线自对准形成排布密集度呈双倍增加的第一自对准间隔图案，并基于第一自对准间隔图案自对准形成第二自对准间隔图案，第二自对准间隔图案的排布密集度相对于第一自对准间隔图案而言呈双倍增加，接着即可利用第二自对准间隔图案定义出有源区阵列的图形。可见，基于本发明提供的有源区阵列的形成方法，即使在光刻工艺的精度限制下，仍能够实现有源区尺寸的进一步缩减，并可以有效提高有源区阵列中有源区的密集度。

技术领域

本发明涉及半导体集成电路技术领域，特别涉及一种有源区阵列及其形成方法，以及一种半导体器件及其形成方法。

背景技术

在半导体集成电路器件中，常常需要在衬底中定义出有源区阵列，并在所述有源区阵列的多个有源区中制备相应的器件单元。根据传统的有源区阵列的形成方法，通常是利用光刻工艺直接定义出所述有源区阵列的图形。然而，基于光刻工艺的精度限制，利用光刻工艺直接定出的图形其最小尺寸仅能够达到光刻工艺的极限尺寸而无法进一步缩小。

目前，随着半导体技术的不断发展，半导体器件趋于小型化。因此，需要相应的缩减有源区的尺寸，以提高有源区阵列中的有源区的排布密集程度，并提高有源区在阵列区域中利用率。

发明内容

本发明的目的在于提供一种有源区阵列的形成方法，以解决现有的有源区阵列中有源区尺寸无法进一步缩减的问题。

为解决上述技术问题，本发明提供一种有源区阵列的形成方法，包括：

提供一衬底，所述衬底的上表面包含元件阵列区；

形成多条辅助线在所述衬底上，所述辅助线沿着第一方向延伸并贯穿所述元件阵列区，以及所述辅助线沿着第二方向依次排布，每一所述辅助线具有两平行向且高起于所述衬底的第一长度向侧壁；

形成多条第一自对准间隔图案在所述辅助线的所述第一长度向侧壁的侧边，所述第一自对准间隔图案顺应所述辅助线的所述第一长度向侧壁沿着所述第一方向延伸；形成多条第一自对准间隔图案的步骤包括：辅助利用一光罩的图形，确定所述第一自对准间隔图案的长度，以使至少一个所述第一自对准间隔图案完整形成在所述元件阵列区内；及，去除所述辅助线，每一所述第一自对准间隔图案具有两平行向且高起于所述衬底的第二长度向侧壁；

形成多条第二自对准间隔图案在所述第一自对准间隔图案的第二长度向侧壁的侧边，所述第二自对准间隔图案顺应所述第一自对准间隔图案的所述第二长度向侧壁沿着所述第一方向延伸；形成多条第二自对准间隔图案的步驟包括：辅助利用所述光罩的图形，确定所述第二自对准间隔图案的长度，至少一组两两成对的所述第二自对准间隔图案完整形成在所述元件阵列区内且相互分离；及，去除所述第一自对准间隔图案，每一组所述第二自对准间隔图案的间隙由所述第一自对准间隔图案的横向成膜厚度定义；以及，

将所述第二自对准间隔图案的图形复制至所述衬底中，以定义出多个有源区在所述衬底中，并构成所述元件阵列区内的有源区阵列。

可选的，所述第一自对准间隔图案的第一宽度尺寸和所述第二自对准间隔图案的第二宽度尺寸均小于所述辅助线的辅助线宽度尺寸，在所述第二方向上相邻的所述第一自对准间隔图案之间的第一间隔尺寸小于等于所述辅助线宽度尺寸。

可选的，所述第一自对准间隔图案的第一宽度尺寸介于20nm～50nm；所述第二自对准间隔图案的第二宽度尺寸介于25nm～60nm；形成在第二方向上相邻的所述第一自对准间隔图案上并且相互面对的所述第二自对准间隔图案之间的第二间隔尺寸介于10nm～40nm。

可选的，所述第一自对准间隔图案的形成方法包括：

形成自对准连续图案在所述辅助线的第一长度向侧壁上，所述自对准连续图案在所述辅助线的侧壁上沿着所述第一方向连续延伸；以及，