[发明专利]集成电路的密封环结构及其形成方法

说明书

本发明涉及一种集成电路的密封环结构及其形成方法，该密封环结构包括：限定该集成电路的一第一部分的一第一不连续密封壁，该第一密封壁形成一第一图案于一基板上，以及限定该集成电路的一第二部分的一第二不连续密封壁，该第二密封壁形成一第二图案于该基板上，且该第二部分至少部分地偏离该第一部分，其中，该第一密封壁的该第一图案与该第二密封壁的该第二图案互锁，使得该些图案交织而不相交，其中，一间隔形成于该些密封壁之间，该间隔生成通至该集成电路的一非线性路径，且其中，该密封环结构完全限定该集成电路。一种形成这种密封环结构的方法也被公开。

技术领域

本文所揭示的主题涉及集成电路的密封环结构。具体而言，本文所描述的各个方面涉及包含形成互锁图案(interlocked patterns) 的多个不连续密封壁的密封环结构以及形成这种密封环结构的方法。

背景技术

含有模拟(analog)、数字(digital)和RF元件的半导体微芯片和集成电路(IC)在切割工艺期间需要一定程度的保护，以防止裂纹以及裂纹扩展，以及保护免受湿气渗透。如果芯片需要经历这些现象中的任何一种(即，开裂或湿气渗透)，则芯片的性能会降低，且芯片将遇到可导致芯片发生灾难性故障的可靠性问题。

为了克服这一点，制作出“止开裂(裂纹stop)”壁结构，用于阻止传播裂纹进入芯片的内核(inner core)。这种防护壁阻挡设于芯片的外周，并环绕芯片的内芯，从而形成一连续环形的IC芯片框架。

典型地，这些壁被制作成连续环形结构，其是完全连接的壁，绝对没有孔隙、空隙、破裂、缝隙或穿孔，使得裂缝或湿气能绕过阻挡或屏障而进入IC芯片的内核。这种连续环形结构可防止湿气降解以及裂纹扩散。然而，由于这些壁的不间断性/连续性，本质上是一个围绕且环绕IC芯片而产生的一无休止的环体。使用这样的一固定金属连续壁可能会不经意地产生和传播不必要的噪声/信号或串扰信号，其可能会干扰芯片的其他元件以及芯片的整体活动、操作和性能。

当位于芯片内的噪声源(例如，数字信号输入/输出引脚、时钟输入引脚、功率放大器等)产生噪声时，噪声/信号串扰发生，该噪声/ 信号串扰偶尔会沿着连续的固体金属密封壁传播，并可能发生与位于芯片内的其他元件产生交互的异常。为了缓解此沿着固体连续金属密封壁的噪声产生和传播现象，通常会将壁分为多个段。具有间歇中断的一IC密封环的一个显著缺点是：这样的设计无意中生成了允许湿气扩散并渗透到IC核心区域的路径，从而导致装置的退化以及最终失效。这些路径也允许裂纹进入IC的核心区域，从而导致可靠性以及故障的问题。

发明内容

本发明揭示一种集成电路的密封环结构及其形成方法。在本发明的一第一方面中，一集成电路的密封环结构包括：限定(circumscribe) 该集成电路的一第一部分的一第一不连续密封壁，该第一密封壁形成一第一图案于一基板上；以及限定该集成电路的一第二部分的一第二不连续密封壁，该第二密封壁形成一第二图案于该基板上，且该第二部分至少部分偏离该第一部分；其中，该第一密封壁的该第一图案与该第二密封壁的该第二图案互锁，使得该些图案与交织而不相交；其中，一间隔形成于该些密封壁之间，该间隔生成通至该集成电路的一非线性路径，且其中，该密封环结构完全限定该集成电路。

本申请的第二方面包括形成集成电路的密封环结构的方法，该方法包括：形成限定该集成电路的一第一部分的一第一不连续密封壁于一基板上，该第一密封壁具有一第一图案，以及形成限定该集成电路的一第二部分的一第二不连续密封壁于该基板上，该第二密封壁具有一第二图案，其中，该第一密封壁与该第二密封壁形成为互锁，使得该第一图案与该第二图案交织而不相交，一间隔形成于该些密封壁之间以生成通至该集成电路的一非线性路径，且其中，该密封环结构完全限定该集成电路。

附图说明

本发明的这些以及其他特征将通过下面的详细描述来更容易的理解，本发明的各个方面与附图相结合描述了本发明的各种实施例。

图1(先前技术)显示了具有一传统不间断密封环的一集成电路。