[发明专利]半导体结构及其形成方法

说明书

本发明涉及一种半导体结构及其形成方法，所述半导体结构的形成方法包括：提供一衬底，所述衬底表面具有堆叠结构，所述堆叠结构包括沿垂直衬底表面方向相互堆叠的绝缘层和牺牲层；形成贯穿所述堆叠结构的沟道孔；在所述沟道孔的内壁表面形成一材料层，所述材料层的厚度沿沟道孔底部至沟道孔顶部方向逐渐增大；在所述材料层表面形成一亲水性膜；对所述材料层进行湿法刻蚀，去除所述沟道孔底部的材料层，暴露出沟道孔底部的衬底表面，保留所述沟道孔侧壁表面部分厚度的材料层。所述半导体结构在后续工艺中能够保护沟道孔侧壁不受损伤。

技术领域

本发明涉及半导体技术领域，尤其涉及一种半导体结构及其形成方法。

背景技术

近年来，闪存(Flash Memory)存储器的发展尤为迅速。闪存存储器的主要特点是在不加电的情况下能长期保持存储的信息，且具有集成度高、存取速度快、易于擦除和重写等优点，因而在微机、自动化控制等多项领域得到了广泛的应用。为了进一步提高闪存存储器的位密度(Bit Density)，同时减少位成本(Bit Cost)，三维的闪存存储器(3D NAND)技术得到了迅速发展。

在形成3D NAND存储器的过程中，需要在衬底表面形成牺牲层与绝缘层堆叠而成的堆叠结构，然后刻蚀所述堆叠结构形成沟道孔，在所述沟道孔内形成沟道孔结构，作为存储串。形成沟道孔结构的过程中，需要对沟道孔底部的衬底进行等离子体刻蚀，形成凹陷的开口，再在所述开口内形成外延层。在对所述衬底进行刻蚀过程中，容易对沟道孔的侧壁造成损伤，使得沟道孔的特征尺寸受到影响，并且容易在沟道孔底部造成杂质沉积，影响后续形成的外延层质量，从而影响形成的存储器的性能。

发明内容

本发明所要解决的技术问题是，提供一种半导体结构及其形成方法，提高存储器的性能。

为了解决上述问题，本发明提供了一种半导体结构的形成方法，包括：提供一衬底，所述衬底表面具有堆叠结构；形成贯穿所述堆叠结构的沟道孔；在所述沟道孔的内壁表面形成一材料层，所述材料层的厚度沿沟道孔底部至沟道孔顶部方向逐渐增大；在所述材料层表面形成一亲水性膜；对所述材料层进行湿法刻蚀，至少部分去除所述沟道孔底部的材料层，暴露出沟道孔底部的衬底表面，保留所述沟道孔侧壁表面部分厚度的材料层。

可选的，所述材料层的最大厚度为最小厚度的1.5～2倍。

可选的，采用原子层沉积工艺形成所述材料层，且在形成所述材料层的过程中，衬底进行旋转，将衬底的转速设置为2000转/秒～3500转/秒。

可选的，在形成所述材料层的过程中，将沉积气体自衬底上方喷向所述衬底。

可选的，所述亲水性膜为水膜。

可选的，所述水膜的形成方法包括：自衬底上方向晶圆表面喷水，同时衬底进行旋转。

可选的，湿法刻蚀过程中，自衬底上方向衬底喷洒刻蚀溶液，同时衬底进行旋转。

可选的，所述湿法刻蚀采用疏水性刻蚀溶液。

可选的，所述湿法刻蚀过程中，所述衬底的转速为500转/秒～1000转/秒。

可选的，所述湿法刻蚀过程中，所述沟道孔顶部的材料层的刻蚀速率与沟道孔底部的材料层的刻蚀速率比为(0.5～2)：1。

可选的，所述材料层的材料包括氧化硅、氮氧化硅、氮化硅中的至少一种。

可选的，还包括：去除所述沟道孔底部的材料层之后，刻蚀所述沟道孔底部的衬底；去除所述沟道孔侧壁表面剩余的材料层；在所述沟道孔内形成沟道孔结构。

可选的，所述沟道孔结构包括：位于所述沟道孔底部的衬底表面的外延半导体层；覆盖所述沟道孔侧壁表面的功能侧墙、覆盖所述功能侧墙以及半导体外延层的沟道层、以及位于所述沟道层表面填充满所述沟道孔的沟道介质层。