[发明专利]半导体工艺方法

说明书

此处所披露的实施例总体而言涉及使用循环的沉积‑蚀刻工艺在高深宽比的沟槽中形成栅极层。在一实施例中，提供一种半导体工艺方法。此方法包含执行第一沉积工艺以在基板上的部件的底面上以及沿着此部件的多个侧壁表面形成顺应性薄膜。此方法包含执行蚀刻工艺以移除此顺应性薄膜的一部分。此方法包含重复此第一沉积工艺及此蚀刻工艺以此顺应性薄膜填充此部件。此方法包含暴露此顺应性薄膜至紫外光。

技术领域

本申请涉及一种半导体工艺方法，且特别涉及一种使用循环的沉积-蚀刻工艺在高深宽比的沟槽中形成栅极层的方法。

背景技术

由于半导体工业在更高的装置密度、更高的性能、以及更低的成本的追求中已发展至纳米技术节点，来自工艺与设计问题两者的挑战造成了三维设计的发展，例如鳍式场效应晶体管(Fin Field Effect Transistor，FinFET)。鳍式场效应晶体管(FinFET)装置典型地包含了具有高深宽比的(high aspect ratio)半导体鳍片，以及在其中形成通道(channel)及源/漏极区。在鳍片结构的侧边之上并沿着此鳍片结构的侧边(例如包裹(wrapping))形成栅极，利用增加通道的表面积的优点，以产生更快速、更可靠、以及更好控制的半导体晶体管装置。然而，随着尺寸的微缩化，在具有小尺寸的高深宽比沟槽中沉积薄膜而不产生问题是具有挑战性的。

发明内容

本申请提供一种半导体工艺方法，其包含执行第一沉积工艺以在基板上的部件的底面上以及沿着此部件的多个侧壁表面形成顺应性薄膜。此方法包含执行蚀刻工艺以移除此顺应性薄膜的一部分。此方法包含重复此第一沉积工艺及此蚀刻工艺以此顺应性薄膜填充此部件。此方法包含暴露此顺应性薄膜至紫外光。

本申请还提供一种半导体工艺方法，其包含形成多个鳍片于基板之上。这些鳍片的多个侧壁与这些侧壁之间的底面之间定义出沟槽。此方法包含于此沟槽中及这些鳍片之上形成栅极层。此栅极层的形成包含：经由执行循环的沉积-蚀刻工艺来沉积此栅极层的至少一部分于此沟槽中。此栅极层的至少此部分经由从这些鳍片的侧壁的侧向成长合并而成。形成栅极层包含暴露此栅极层的至少此部分至紫外光。此方法包含在形成此栅极层之后，图案化此栅极层以形成栅极结构于这些鳍片之上。

本申请还提供一种半导体工艺方法，其包含形成多个鳍片于基板之上。这些鳍片的多个侧壁与底面之间定义出沟槽。此方法包含形成虚设栅极结构于这些鳍片之上。形成此虚设栅极结构包含执行循环的沉积-蚀刻工艺以沉积第一薄膜于这些鳍片之上。此第一薄膜包含虚设栅极层的一部分。形成此虚设栅极结构包含执行紫外光固化工艺以暴露此第一薄膜至紫外光。形成此虚设栅极结构包含执行沉积工艺以沉积第二薄膜于此第一薄膜之上。此第二薄膜包含此虚设栅极层的剩余部分。此方法包含移除此虚设栅极结构以形成开口。此方法包含形成置换栅极结构在此开口中于这些鳍片之上。

附图说明

经由以下的详述配合附图，可以更加理解本申请实施例的观点。应注意的是，依据在业界的标准惯例，各种部件并未按照比例绘制且仅用以说明例示。事实上，为了讨论的明确易懂，各种部件的尺寸可任意增加或减少。

图1根据一些实施例绘示出制造半导体装置结构的范例方法的流程图。

图2根据一些实施例绘示出范例虚设栅极的形成工艺。

图3-图6、图7A-图7B、图8A-图8C、图9A-图9B、图10A-图10B、以及图11A-图11B是根据一些实施例绘示出对应制造的各种步骤的范例半导体装置结构的三维示意图及剖面示意图。

附图标记说明：

100～流程图

102、104、106、108、110、112～步骤

202、206、212～薄膜沉积工艺

204～蚀刻工艺

208～紫外光固化工艺