[发明专利]肖特基二极管及其制作方法

说明书

本发明实施例提供一种肖特基二极管及其制作方法，所述肖特基二极管包括：硅外延片，形成多个沟槽；氧化层；多晶硅层，填充所述多个沟槽的除所述氧化层之外的空间；介质层；阳极金属层，延伸至肖特基接触孔内以覆盖所述肖特基接触孔的底部，所述肖特基接触孔贯穿所述介质层；以及阴极金属层；所述肖特基接触孔在所述硅外延片上的投影以及所述介质层在所述硅外延片上的投影覆盖至少一个所述沟槽；所述硅外延片内部还形成有至少一个沟槽缓冲部，所述至少一个沟槽缓冲部与被所述肖特基接触孔在所述硅外延片上的投影覆盖的所述沟槽一一对应设置，每一个所述沟槽缓冲部包围与其对应的所述沟槽的下部。本发明实施例的肖特基二极管，可以优化耐压。

技术领域

本发明涉及半导体器件技术领域，尤其涉及一种肖特基二极管以及一种肖特基二极管的制作方法。

背景技术

肖特基二极管通常是高频电子应用的更为理想的选择，由于它们具有高开关速度和低正向(导通状态)压降，其低正向导通能量损耗非常关键。但是直到最近，大多数应用的硅基肖特基二极管都受到了低于100V的工作电压的限制。一直以来，肖特基二极管的反向阻断电压都受到了比200V低得多的电压的限制。这部分是由于当反向阻断能力接近200V时，肖特基二极管的正向压降或正向导通电压将接近PIN二极管的正向压降，使之在应用中的效率更低。因此，需要提出一种能够优化耐压的肖特基二极管及其制作方法。

发明内容

为解决上述问题，本发明提供一种肖特基二极管及其制作方法，可以优化耐压。

具体地，本发明实施例提供的一种肖特基二极管，包括：硅外延片，形成多个沟槽，其中，所述多个沟槽的开口朝向所述硅外延片的上表面；氧化层，覆盖所述多个沟槽的内表面；多晶硅层，填充所述多个沟槽的除所述氧化层之外的空间；介质层，设置于所述硅外延片的上表面；阳极金属层，设置于所述介质层上且延伸至肖特基接触孔内以覆盖所述肖特基接触孔的底部，其中，所述肖特基接触孔贯穿所述介质层；以及阴极金属层，设置于所述硅外延片的下表面；其中，所述肖特基接触孔在所述硅外延片上的投影以及所述介质层在所述硅外延片上的投影覆盖至少一个所述沟槽；所述硅外延片内部还形成有至少一个沟槽缓冲部，所述至少一个沟槽缓冲部与被所述肖特基接触孔在所述硅外延片上的投影覆盖的所述沟槽一一对应设置，每一个所述沟槽缓冲部包围与其对应的所述沟槽的下部。

在本发明其中一个实施例中，所述硅外延片包括硅衬底和设置于所述硅衬底上的硅外延层。

在本发明其中一个实施例中，所述多个沟槽和所述至少一个沟槽缓冲部形成于所述硅外延层。

在本发明其中一个实施例中，所述多个沟槽的底部最低点距离所述硅外延层的上表面的距离为1～2.5微米。

在本发明其中一个实施例中，所述多个沟槽中任意相邻的两个所述沟槽之间的间距相等。

在本发明其中一个实施例中，所述多个沟槽中任意相邻的两个所述沟槽之间的间距为1～2.75微米。

在本发明其中一个实施例中，被所述肖特基接触孔在所述硅外延片上的投影覆盖的所述沟槽的数目、被所述介质层在所述硅外延片上的投影覆盖的所述沟槽的数目以及所述沟槽缓冲部的数目为多个。

在本发明其中一个实施例中，所述氧化层的材质为二氧化硅，所述介质层的材质为等离子体增强正硅酸乙酯。

在本发明其中一个实施例中，所述阳极金属层的材质为钛，所述阴极金属层的材质为钛、镍或银。