[发明专利]半导体元件及其制造方法

说明书

本发明公开一种半导体元件及其制造方法。所述半导体元件包括第一栅极、栅介电层、一对第二栅极、第一间隙壁以及第二间隙壁。所述第一栅极配置于基底上。所述栅介电层配置于所述第一栅极与所述基底之间。所述一对第二栅极配置于所述基底上且分别位于所述第一栅极的二侧，其中所述一对第二栅极的顶面高于所述第一栅极的顶面。所述第一间隙壁配置于所述一对第二栅极的自所述第一栅极的顶面凸出的侧壁上，且覆盖所述第一栅极的顶面。所述第二间隙壁配置于所述栅介电层与所述一对第二栅极之间、所述第一栅极与所述一对第二栅极之间以及所述第一间隙壁与所述一对第二栅极之间。

技术领域

本发明涉及一种半导体元件及其制造方法，且特别是涉及一种高电阻值栅极的顶面上不具有硅化物层的半导体元件及其制造方法。

背景技术

在一般常见的半导体元件(例如金属氧化物半导体(MOS)晶体管)中，为了提高元件的处理效能，通常会于导电区域(例如栅极、源极、漏极等)的表面上形成硅化物(silicide)层来降低所述区域的电阻值。

然而，对于需要具有高电阻值的元件来说，为了避免在对其他元件进行硅化物制作工艺时于其表面上形成硅化物层，通常会额外增加制作工艺步骤以于所述元件的表面上形成保护层。如此一来，将导致制作工艺步骤繁杂，且不易与一般常用的制作工艺整合在一起。

发明内容

本发明提供一种半导体元件，其中高电阻值栅极的顶面上不具有硅化物层。

本发明提供一种半导体元件的制造方法，其用以制造上述的半导体元件。

本发明的半导体元件包括第一栅极、栅介电层、一对第二栅极、第一间隙壁以及第二间隙壁。所述第一栅极配置于基底上。所述栅介电层配置于所述第一栅极与所述基底之间。所述一对第二栅极配置于所述基底上且分别位于所述第一栅极的二侧，其中所述一对第二栅极的顶面高于所述第一栅极的顶面。所述第一间隙壁配置于所述一对第二栅极的自所述第一栅极的顶面凸出的侧壁上，且覆盖所述第一栅极的顶面。所述第二间隙壁配置于所述栅介电层与所述一对第二栅极之间、所述第一栅极与所述一对第二栅极之间以及所述第一间隙壁与所述一对第二栅极之间。

在本发明的半导体元件的一实施例中，还包括第三间隙壁，其配置于所述一对第二栅极的远离所述第一栅极的侧壁上。

在本发明的半导体元件的一实施例中，所述第三间隙壁的材料与所述第一间隙壁的材料例如相同。

在本发明的半导体元件的一实施例中，还包括硅化物层，其配置于所述一对第二栅极的顶面上。

在本发明的半导体元件的一实施例中，所述一对第二栅极的顶面例如低于所述第二间隙壁的顶面，且所述半导体元件还包括配置于所述一对第二栅极的顶面上且位于所述第二间隙壁上的第四间隙壁，且所述硅化物层位于所述一对第二栅极的被暴露的顶面上。

在本发明的半导体元件的一实施例中，所述第三间隙壁的材料、所述第四间隙壁的材料与所述第一间隙壁的材料例如相同。

在本发明的半导体元件的一实施例中，所述第一间隙壁的材料例如为氮化物。

在本发明的半导体元件的一实施例中，所述第二间隙壁的材料例如为氧化物。

在本发明的半导体元件的一实施例中，所述一对第二栅极的自所述第一栅极的顶面凸出的侧壁的高度和所述第一栅极的宽度的比例例如大于2。

本发明的半导体元件的制造方法包括以下步骤：在基底上形成栅极结构，其中所述栅极结构包括位于所述基底上的栅介电层、位于所述栅介电层上的第一栅极以及位于所述第一栅极上的硬掩模层；在所述栅极结构的侧壁上形成第一间隙壁；分别于所述栅极结构的两侧的所述第一间隙壁上形成第二栅极，其中所述第二栅极的顶面高于所述第一栅极的顶面；移除所述硬掩模层；以及于所述第一间隙壁的自所述第一栅极的顶面凸出的侧壁上与所述第二栅极的侧壁上形成第二间隙壁，其中所述第二间隙壁覆盖所述第一栅极的顶面。