[发明专利]一种阵列基板及其制备方法、显示器

说明书

本发明提供了一种阵列基板及其制备方法、显示器。通过这种方法，本发明使得像素电极层、栅极图案层及掺杂型多晶硅层通过一道掩膜工艺即可形成，相比于现有技术中，像素电极层、栅极图案层及掺杂型多晶硅层的三层结构至少需要三道掩膜工艺，减少了掩膜工艺的步骤，从而减少了光罩的使用数量，降低生产成本，节省生产时间。

技术领域

本发明涉及显示技术领域，特别是涉及一种阵列基板及其制备方法、显示器。

背景技术

低温多晶硅(Low temperature poly-silicon，简称LTPS)，由于其具有高的电子迁移率，可以有效的减小TFT的器件的面积，从而提升像素的开口率。增大面板显示亮度的同时可以降低整体的功耗，使得面板的制造成本大幅度降低，目前已成为液晶显示领域炙手可热的技术。

但是LTPS工艺复杂，阵列基板阵列成膜的膜层较多，一般需要10层甚至是更多的层别结构，从而导致使用的光罩数量较多，这样较多的光罩数量，增加了光照成本、物料和运营成本，且导致生产时间较长。

发明内容

本发明主要是提供一种阵列基板及其制备方法、显示器，旨在解决阵列基板成膜过程中使用的光罩数量较多而成本较高的问题。

为解决上述技术问题，本发明采用的一个技术方案是：提供一种阵列基板的制备方法，所述方法包括：通过第一道掩膜工艺在衬底基板上形成多晶硅层；形成覆盖所述多晶硅层的栅极绝缘层，并通过第二道掩膜工艺形成像素电极层、栅极图案层及掺杂型多晶硅层；形成覆盖所述栅极图案层及所述像素电极层的介电层，并通过第三道掩膜工艺形成连通所述像素电极层的第一过孔及分别连通所述掺杂型多晶硅层两端的第二过孔及第三过孔；通过第四道掩膜工艺形成源极图案层及漏极图案层，所述源极图案层通过所述第二过孔与掺杂型多晶硅层的一端连接，所述漏极图案层分别通过所述第一过孔及所述第三过孔与所述像素电极层及所述掺杂型多晶硅层的另一端连接。

为解决上述技术问题，本发明采用的另一个技术方案是：提供一种阵列基板，所述阵列基板包括：在衬底基板上形成的掺杂型多晶硅层；覆盖所述掺杂型多晶硅层的栅极绝缘层；依次形成于所述栅极绝缘层上的像素电极层及栅极图案层；覆盖所述栅极图案层及所述像素电极层的介电层，所述介电层上形成有连通所述像素电极层的第一过孔及分别连通所述掺杂型多晶硅层两端的第二过孔及第三过孔；形成于所述介电层上的源极图案层及漏极图案层，所述源极图案层通过所述第二过孔与掺杂型多晶硅层的一端连接，所述漏极图案层分别通过所述第一过孔及所述第三过孔与所述像素电极层及所述掺杂型多晶硅层的另一端连接。

为解决上述技术问题，本发明采用的又一个技术方案是：提供一种显示器，所述显示器包括上述的阵列基板。

本发明的有益效果是：区别于现有技术的情况，本发明提供的阵列基板的制备方法包括：通过第一道掩膜工艺在衬底基板上形成多晶硅层；形成覆盖多晶硅层的栅极绝缘层，并通过第二道掩膜工艺形成像素电极层、栅极图案层及掺杂型多晶硅层；形成覆盖栅极图案层及像素电极层的介电层，并通过第三道掩膜工艺形成连通像素电极层的第一过孔及分别连通掺杂型多晶硅层两端的第二过孔及第三过孔；通过第四道掩膜工艺形成源极图案层及漏极图案层，源极图案层通过第二过孔与掺杂型多晶硅层的一端连接，漏极图案层分别通过第一过孔及第三过孔与像素电极层及掺杂型多晶硅层的另一端连接。通过这种方法，使得像素电极层、栅极图案层及掺杂型多晶硅层通过一道掩膜工艺即可形成，相比于现有技术中，像素电极层、栅极图案层及掺杂型多晶硅层的三层结构至少需要三道掩膜工艺，减少了掩膜工艺的步骤，从而减少了光罩的使用数量，降低生产成本，节省生产时间。

附图说明

为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图，其中：