[发明专利]半导体器件及其形成方法、半导体结构

权利要求书

1.一种半导体器件，其特征在于，包括：

基底，包括衬底、位于所述衬底上的分立的鳍部以及横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；

依次位于所述基底上的多层屏蔽层，所述屏蔽层与所述基底电连接，且相邻两层屏蔽层相互电连接，每一层屏蔽层包括多个间隔排列的同心导电环，且每一层屏蔽层中，所述导电环相互电连接；

接地环，位于所述基底上，所述接地环环绕所述屏蔽层且与所述屏蔽层电连接。

2.如权利要求1所述的半导体器件，其特征在于，每个栅极结构横跨一根鳍部；或者，每个栅极结构横跨多根鳍部。

3.如权利要求1所述的半导体器件，其特征在于，所述栅极结构为金属栅结构或多晶硅栅结构。

4.如权利要求1所述的半导体器件，其特征在于，所述衬底为硅衬底、锗衬底、绝缘体上硅衬底、绝缘体上锗衬底、碳化硅衬底、锗化硅衬底、砷化镓衬底、镓化铟衬底或玻璃衬底。

5.如权利要求1所述的半导体器件，其特征在于，所述鳍部的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。

6.如权利要求1所述的半导体器件，其特征在于，所述鳍部的延伸方向为第一方向，垂直于所述第一方向的为第二方向；

所述基底还包括：源漏掺杂区，位于所述栅极结构两侧的鳍部内；

第一介质层，位于所述栅极结构露出的衬底上，所述第一介质层覆盖所述栅极结构；

位于所述第一介质层内的第一导电结构，所述第一导电结构沿所述第二方向延伸且与所述栅极结构对应的所述源漏掺杂区电连接；

位于所述第一介质层内的第二导电结构，所述第二导电结构沿所述第一方向延伸且与同一鳍部上的所述栅极结构电连接，且所述第二导电结构和所述第一导电结构电连接。

7.如权利要求6所述的半导体器件，其特征在于，所述半导体器件还包括：位于所述第一介质层上的第二介质层，所述第二介质层覆盖所述第一导电结构和第二导电结构；位于所述第二介质层内的第三导电结构，所述第三导电结构电连接所述第一导电结构和所述第二导电结构；

所述屏蔽层位于所述第二介质层上，且最底层的屏蔽层通过所述第三导电结构与所述鳍部和栅极结构实现电连接。

8.如权利要求1所述的半导体器件，其特征在于，所述屏蔽层还包括：互连线，所述互连线沿所述导电环的径向电连接所述多个导电环，且还电连接位于所述导电环同层的接地环。

9.如权利要求1所述的半导体器件，其特征在于，每一层屏蔽层具有多个等间隔分布的开口，所述开口沿所述导电环的径向贯穿所述多个导电环，所述开口将每个所述导电环分为相互隔离的多个导电环单元。

10.如权利要求9所述的半导体器件，其特征在于，所述开口的数量为两个；

每个所述导电环包括相互隔离且对称设置的半环状第一导电环单元和半环状第二导电环单元，且每一层屏蔽层中，所述第一导电环单元之间相互电连接、所述第二导电环单元之间相互电连接。

11.如权利要求9所述的半导体器件，其特征在于，所述开口正下方的衬底区域作为隔离区，所述开口两侧正下方的衬底区域作为单元屏蔽区；

所述鳍部形成于所述单元屏蔽区的衬底上。

12.一种半导体器件的形成方法，其特征在于，包括：

形成基底，所述基底包括衬底、位于所述衬底上的分立的鳍部以及横跨所述鳍部的栅极结构，所述栅极结构覆盖所述鳍部的部分顶部和部分侧壁；

在所述基底上依次形成多层屏蔽层，所述屏蔽层与所述基底电连接，且相邻两层屏蔽层相互电连接，每一层屏蔽层包括多个间隔排列的同心导电环，且每一层屏蔽层中，所述导电环相互电连接；

在所述基底上形成接地环，所述接地环环绕所述屏蔽层且与所述屏蔽层电连接。