[发明专利]封装结构

说明书

一种封装结构，包括：半导体芯片；导电连接柱，所述导电连接柱具有相对的第一面和第二面，所述导电连接柱的第一面与半导体芯片的表面固定；第一阻挡层，所述第一阻挡层位于所述导电连接柱的侧壁且未覆盖第二面；载板，所述载板与所述半导体芯片相对设置，所述导电连接柱位于半导体芯片和所述载板之间，且第二面朝向载板；位于所述载板表面和所述第二面之间的焊料层。所述封装结构的性能得到提高。

技术领域

本发明涉及封装领域，尤其涉及一种封装结构。

背景技术

倒装芯片工艺既是一种芯片互联技术，又是一种理想的芯片粘结技术。早在50余年前IBM(国际商业机器公司)已研发使用了这项技术。但是直到近几年来，倒装芯片已成为高端器件及高密度封装领域中经常采用的封装形成。目前，倒装芯片封装技术的应用范围日益广泛，封装形式更趋于多样化，对倒装芯片的要求也随之提高。

然而，现有的倒装芯片工艺形成的封装结构的性能较差。

发明内容

本发明解决的问题是提供一种封装结构，以提高封装结构的性能。

为解决上述问题，本发明提供一种封装结构，包括：半导体芯片；导电连接柱，所述导电连接柱具有相对的第一面和第二面，所述导电连接柱的第一面与半导体芯片的表面固定；第一阻挡层，所述第一阻挡层位于所述导电连接柱的侧壁且未覆盖第二面；载板，所述载板与所述半导体芯片相对设置，所述导电连接柱位于半导体芯片和所述载板之间，且第二面朝向载板；位于所述载板表面和所述第二面之间的焊料层。

可选的，所述第一阻挡层的材料为绝缘胶。

可选的，所述第一阻挡层的材料为金属氧化物。

可选的，所述导电连接柱为铜柱；所述第一阻挡层的材料为氧化铜。

可选的，所述第一阻挡层的厚度为10微米～30微米。

可选的，所述导电连接柱的数量为若干个，所述焊料层的数量为若干个，一个导电连接柱和所述载板表面之间的焊料层的数量为一个。

可选的，所述焊料层的高度为5微米～30微米。

可选的，所述焊料层包括与第二面接触的焊料顶面；所述焊料顶面的径向尺寸小于等于第一阻挡层和导电连接柱的总径向尺寸。

可选的，还包括：塑封层，所述塑封层位于所述载板的表面，且所述塑封层覆盖半导体芯片、导电连接柱、焊料层和第一阻挡层。

与现有技术相比，本发明的技术方案具有以下优点：

本发明技术方案提供的封装结构包括第一阻挡层，所述第一阻挡层位于所述导电连接柱的侧壁且未覆盖第二面，焊料层位于所述载板表面和导电连接柱的第二面之间。第一阻挡层对导电连接柱有保护作用，避免焊料层的材料与导电连接柱的侧壁表面接触。由于焊料层的位置受到第一阻挡层的限制，因此焊料层中不易形成空洞，焊料层的质量提高。综上，提高了封装结构的性能。

附图说明

图1至图2是一种倒装方法的结构示意图；

图3至图12是本发明一实施例中倒装方法的结构示意图。

具体实施方式

正如背景技术所述，现有的倒装芯片工艺形成的封装结构的性能较差。

图1至图2是一种倒装方法形成过程的结构示意图。