[发明专利]制作半导体元件的方法

说明书

本发明公开一种制作半导体元件的方法，其包括形成第一氧化层于高电压区与低电压区上；进行原子层沉积制作工艺形成第二氧化层于所述第一氧化层上，所述原子层沉积制作工艺功率介于50至400瓦；进行退火制作工艺，所述退火制作工艺温度介于80至500摄氏度；移除覆盖所述低电压区的部分所述第一氧化层与所述第二氧化层；形成第三氧化层于所述高电压区与低电压区上；以及形成栅极结构于所述高电压区与低电压区上，以形成高电压晶体管与低电压晶体管。采用本发明提供的方法可以有效减少原子层沉积制作工艺所导致的离子累积，进而避免后续制作工艺步骤对基板损伤的催化。

技术领域

本发明涉及一种制作半导体元件的方法，尤其是涉及一种能避免基板于制作工艺程序中损伤的方法。

背景技术

半导体装置是使用于各种电子应用当中，例如个人电脑、移动电话、数码相机和其他电子产品。并且在现今追求多功能与高性能的社会趋势下，为了能使具有不同电压的不同元件于芯片上顺利进行运作，半导体制作工艺中会导入制作不同阈值电压的步骤于单一芯片上。

一般来说，低供应电压晶体管(通常称为逻辑晶体管或核心晶体管)通常在裸片或芯片(下文称“芯片”)中，针对高堆填密度及性能而优化；高供应电压晶体管通常用于与外部装置/芯片通信，因此被标示为输入/输出(I/O)晶体管。逻辑晶体管体积较小，且具有薄栅极氧化层以使低电压下的速度最大化；另一方面，输入/输出(I/O)晶体管体积较大，且具有较厚栅极氧化层以实现可靠的高电压操作。

为了实现相邻的区域具有不同厚度的栅极氧化层，需要对不同电压区域来分别形成栅极氧化层，在制作工艺中针对不同电压区域则需要实行不同的工艺程序，但这也导致了部分区域产生的基板侵蚀的现象，造成产品良率不稳的问题。

发明内容

为解决上述问题，本发明提供一种制作半导体元件的方法，包括形成第一氧化层于高电压区与低电压区上；进行原子层沉积制作工艺形成第二氧化层于所述第一氧化层上，所述原子层沉积制作工艺功率介于50至400瓦；进行退火制作工艺，所述退火制作工艺温度介于80至500摄氏度；移除覆盖所述低电压区的部分所述第一氧化层与所述第二氧化层；形成第三氧化层于所述高电压区与所述低电压区上；以及形成栅极结构于所述高电压区与所述低电压区上，以形成高电压晶体管与低电压晶体管。

在本发明的一实施例中，所述退火制作工艺的时间介于5秒至60分钟。

在本发明的一实施例中，所述退火制作工艺的时间介于5秒至10分钟。

在本发明的一实施例中，形成所述第三氧化层之前，所述方法还包括：进行预清洗步骤，时间介于150至600秒。

在本发明的一实施例中，所述预清洗步骤使用的清洗液包括氟化氢(HF)。

在本发明的一实施例中，所述清洗液还包括氟化铵(NH₄F)。

在本发明的一实施例中，所述氟化铵占所述清洗液重量的5％～45％，且所述氟化氢占所述蚀刻液重量的0.1％～10％。

在本发明的一实施例中，所述低电压晶体管为NMOS晶体管。

在本发明的一实施例中，所述低电压晶体管为逻辑晶体管。

在本发明的一实施例中，所述第一氧化层的厚度介于80至200埃之间。

在本发明的一实施例中，所述第二氧化层的厚度介于20至100埃之间。

在本发明的一实施例中，所述第三氧化层的厚度介于12至50埃之间。