[发明专利]一种快速有选择性的降低SiC晶体中微管和位错密度的方法

说明书

本发明涉及一种快速有选择性的降低SiC晶体中微管和位错密度的方法，本发明利用微管密度1cm^‑2、位错密度小等于于5000cm^‑2的SiC区域覆盖微管和位错密度较高区域，从而阻断位错和微管的延伸，有效的减小了位错和微管的遗传，可以获得特定微管和位错密度的SiC体块单晶，具有高度选择性，仅通过一次生长即可获得低微管和位错的体块单晶，大大缩短优化时间。

技术领域

本发明涉及一种快速有选择性的降低SiC晶体中微管和位错密度的方法，属于晶体生长技术领域。

背景技术

SiC单晶材料作为第三代半导体材料，其优良的电学性质包括宽禁带、高热导率、高电子饱和迀移速率、高击穿电场，被认为是制造光电子器件、高频大功率器件、电力电子器件理想的半导体材料，在白光照明、光存储、屏幕显示、航天航空、高温辐射环境、石油勘探、自动化、雷达与通信、汽车电子化等方面有广泛应用。目前最为成功并商业化的生长SiC晶体的方法仍然是物理气相传输(PVT)法。

随着SiC单晶质量的逐步提高，SiC直径越来越大，缺陷密度越来越少。对于SiC生长者而言，虽然微管的密度得到了有效的控制。然而，SiC材料本身仍旧存在位错密度相对较高的问题，位错的密度一般在103-105cm^-2，位错的存在对于器件而言，降低器件的性能，影响了长期的可靠性。

越来越多的研究关注缺陷的形成机制，并想方设法降低缺陷密度。DaisukeNakamura et al.提出重复a面可获得无微管超低位错的SiC单晶。但是这一方法要经过多次生长才能获得。J.Li et al.提出用(01-14)面生长可以获得零微管的晶体，但是获得晶体直径较小，无法与商用2-6inch单晶相比。Sakwe Aloysius Sakwe et al.讨论用N、P型不同掺杂对位错密度的影响。虽然通过掺杂方式可以改变位错密度分布，但是无法降低位错密度。

可见，现阶段如何改进SiC单晶质量，降低微管和位错密度仍没有有效的方法。因此，提供一种快速有选择性降低SiC晶体中微管和位错密度晶体方法非常必要。

发明内容

针对现有技术的不足，本发明提供一种快速有选择性的降低SiC晶体中微管和位错密度的方法。

本发明的技术方案如下：

一种快速有选择性的降低SiC晶体中微管和位错密度的方法，包括步骤如下：

(1)选取微管密度1cm^-2、位错密度小等于于5000cm^-2的SiC区域，并切割成为侧面为极性面的对称性晶体；

(2)将步骤(1)切割的对称性晶体固定在SiC籽晶的多微管多位错区域；

(3)将步骤(2)处理后的SiC籽晶进行两个阶段晶体生长，第一阶段：低温低压促进侧向生长，形成成全片微管密度5cm^-2，位错密度5000cm^-2的完整籽晶，第二阶段：采用近似平衡态生长条件进行生长。

根据本发明优选的，步骤(1)中晶体的晶型与步骤(2)SiC籽晶的晶型一致。

根据本发明优选的，步骤(1)中晶体的微管密度0.1cm^-2、位错密度≤10³cm^-2。

根据本发明优选的，步骤(1)中切割后的晶体为具有3次、6次对称性晶体，其侧面为极性面，极性面为(1-100)和/或(11-20)面。

根据本发明优选的，步骤(1)中切割后的晶体通过高温退火或者抛光去除切割的损伤层。

根据本发明优选的，步骤(2)中，SiC籽晶为大于4英寸的籽晶，晶型为4H、6H、3C或者15R。