[发明专利]包括沟槽隔离的半导体装置

说明书

本发明涉及包括沟槽隔离的半导体装置，提供一种制造半导体装置的沟槽隔离的方法，包括：提供绝缘体上硅(SOI)衬底，其包括半导体块体衬底、形成于该半导体块体衬底上的埋置氧化物层、以及形成于该埋置氧化物层上的半导体层；形成穿过该半导体层并至少部分延伸至该埋置氧化物层中的沟槽；在该沟槽的侧壁形成衬里；将该沟槽加深至该半导体块体衬底中；用可流动介电材料填充该加深的沟槽；以及执行该可流动介电材料的退火。

技术领域

本发明通常涉及集成电路及半导体装置领域，尤其涉及包括用以隔离形成于SOI衬底上的主动装置的沟槽隔离结构的半导体装置的制造。

背景技术

制造例如CPU(中央处理单元)、储存装置、专用集成电路(application specificintegrated circuit；ASIC)等先进集成电路需要依据特定的电路布局在给定的芯片面积上形成大量电路元件。在多种电子电路中，场效应晶体管代表一种重要类型的电路元件，其基本确定该集成电路的性能。一般来说，目前实施多种制程技术来形成场效应晶体管(field effect transistor；FET)，其中，对于许多类型的复杂电路，MOS(金属氧化物半导体)技术因在操作速度和/或功耗和/或成本效率方面的优越特性而成为目前最有前景的方法之一。在使用例如CMOS技术制造复杂集成电路期间，在包括结晶半导体层的衬底上形成数百万个N沟道晶体管和P沟道晶体管。各主动装置例如FET通过沟槽隔离(尤其浅沟槽隔(shallow trench isolation；STI)结构)彼此电性隔离。传统上，STI结构的形成包括在硅层中形成沟槽并接着用氧化硅填充该沟槽。或者，可用通过热氧化制程所形成的氧化硅衬里(liner)加衬该沟槽，接着用额外的氧化硅或另一种材料例如多晶硅填充该沟槽。这样填充的沟槽定义晶圆的主动区的尺寸及布置。

在激进缩小的过程中，例如在亚22纳米超大规模集成电路(very large scaleintegrated；VLSI)CMOS技术的背景下，尤其是在FDSOI(fully depleted silicon-on-insulator；全耗尽绝缘体上硅)衬底中形成STI成为越来越关键的问题。与在22纳米以上的平台上制造半导体装置相比，例如在SRAM制造的背景下所涉及的深宽比需要新的STI填充过程。近来，已使用旋涂玻璃或可流动氧化物而不是传统的氧化硅材料来填充STI。该可流动氧化物在沉积期间“流动”，以适当填充空隙。不过，用可流动氧化物填充STI需要蒸汽退火，其攻击FDSOI衬底，也就是，薄的硅层或cSiGe沟道区被氧化。尤其，在主动区很小的SRAM区域中，由氧化造成的任意损失都是不可容忍的。

鉴于上述情形，本发明提供一种形成包括STI的半导体装置的技术。该技术可与(FD)SOI技术集成并允许形成具有完好无损的沟道区的FET。而且，本发明提供包括STI的半导体装置。

发明内容

下面提供本发明的简要总结，以提供本发明的一些态样的基本理解。本发明内容并非详尽概述本发明。其并非意图识别本发明的关键或重要元件或划定本发明的范围。其唯一目的在于提供一些简化形式的概念，作为后面所讨论的更详细说明的前序。

一般来说，本文所揭露的发明主题涉及包括STI的半导体装置例如FDSOI半导体装置的制造。由于本文中所揭露的特定制造技术，该STI的形成可集成于FDSOI FET制造的流程中。