[发明专利]一种低衬底损耗的体硅CMOS结构及制作方法

说明书

本发明公开了一种低衬底损耗的体硅CMOS结构及其制备方法，该CMOS结构自下而上依次包括硅衬底、场区和有源区、第一介质层、无源器件区和第二介质层以及钝化层，所述有源区和场区位于同一水平面上，所述无源器件区和第二介质层位于同一水平面上；所述无源器件区位于所述场区的正上方，且所述无源器件区在水平方向上的面积小于场区在水平方向上的面积，位于所述无源器件区正下方的硅衬底背面含有特定图样的硅槽，且所述硅槽中填充绝缘介质材料。本发明提供的一种低衬底损耗的体硅CMOS结构及制作方法，可以降低硅衬底的寄生效应，减小衬底的损耗，提高器件的品质因子。

技术领域

本发明涉及半导体集成电路领域，具体涉及一种低衬底损耗的体硅CMOS结构及制作方法。

背景技术

随着半导体技术的发展，硅半导体器件的特征尺寸在不断减小。随着控制栅的栅极长度越来越小，CMOS器件的截止频率f_T也越来越高，CMOS技术应用领域也已经由原来的射频(RF)频段，拓展至微波(Micro-Wave)甚至毫米波(mm-Wave)频段。

在现有的体硅CMOS射频微波毫米波电路中，由于硅衬底是导体，位于硅衬底上方的相关器件在操作过程中产生的电磁场会在衬底中产生涡流，导致器件损耗大，Q值难以做高。并且在高频段，衬底中产生的涡流损耗将成为影响器件品质因子的主要限定因素。

发明内容

本发明所要解决的技术问题为：提供一种低衬底损耗的体硅CMOS结构及制作方法，可以降低硅衬底的寄生效应，减小衬底的损耗，得到高品质因子的射频器件。

为了是实现上述目的，本发明所采用的技术方案为：一种低衬底损耗的体硅CMOS结构，自下而上依次包括硅衬底、场区和有源区、第一介质层、无源器件区和第二介质层以及钝化层，所述有源区和场区位于同一水平面上，所述无源器件区和第二介质层位于同一水平面上；所述无源器件区位于所述场区的正上方，且所述无源器件区在水平方向上的面积小于场区在水平方向上的面积，位于所述无源器件区正下方的硅衬底背面含有至少一个硅槽，且所述硅槽中填充绝缘介质材料。

进一步地，所述硅槽穿透衬底并触及所述场区。

进一步地，所述硅槽为体积相等的长方体。

进一步地，三个平行的硅槽形成一个硅槽组，所述硅槽组按照水平和垂直方向交替排列。

进一步地，所述硅槽组的间隙中分布硅孔，所述硅孔形状为水平截面为正方形的长方体，所述硅孔在水平截面上的面积小于所述硅槽在水平截面上的面积。

进一步地，所述硅槽按照水平方向或者垂直方向等间距地排列。

进一步地，所述绝缘介质材料为树脂材料或硅氧化物。

进一步地，所述第一介质层为金属介质层和金属间介质层交替叠加形成。

一种制作低衬底损耗的体硅CMOS结构的方法，包括如下步骤：

S01：在硅衬底上表面形成位于同一水平面上的场区和有源区，在场区和有源区上形成第一介质层，在第一介质层上方形成位于同一水平面上的无源器件区和第二介质层，所述无源器件区位于场区的正上方，且所述无源器件区在水平方向上的面积小于场区在水平方向上的面积，在所述无源器件区和第二介质层的正上方沉积一层钝化层；

S02：在硅衬底背面进行光刻刻蚀，形成位于无源器件区正下方的硅衬底背面的硅槽；

S03：在硅衬底背面的硅槽中填充绝缘介质材料。

进一步地，所述步骤S03中填充绝缘介质材料之后采用平坦化工艺去除多余的绝缘介质材料，并对硅槽中的绝缘介质材料进行低温退火。