[发明专利]半导体封装

说明书

提供了一种具有高电学可靠性的半导体封装。半导体封装包括：下部子半导体封装，包括下部半导体芯片和在下部半导体芯片上并且具有模通孔的下部模层；上部子半导体封装，包括上部半导体芯片；下部子半导体封装和上部子半导体封装之间的填充层；模通孔中的连接过孔，所述连接过孔穿过下部模层和填充层，并且将下部子半导体封装与上部子半导体封装电连接。填充层包括填充层的延伸部，延伸部从填充层的比下部模层的顶表面高的部分延伸到模通孔中。

相关申请的交叉引用

本专利申请要求于2017年7月5日向韩国知识产权局递交的韩国专利申请10-2017-0085403的优先权，其全部内容通过引用合并于此。

技术领域

本发明构思涉及半导体封装，更具体地涉及具有堆叠封装(PoP) 结构或面板级封装(PLP)结构的半导体封装。

背景技术

由于电子工业的快速发展和用户的需求，电子设备已经进一步小型化和/或轻量化。因此，电子设备的半导体器件(即，关键部件)可能高度集成以实现小型化和/或轻量级器件。而且，用户可能需要小型化和多功能的移动产品。

在这一方面，为了提供多功能半导体封装，正在开发具有PoP结构或PLP结构的半导体封装，其中将一子半导体封装堆叠在具有不同功能的另一子半导体封装上。而且，具有PoP结构或PLP结构的半导体封装可以包括电磁波屏蔽结构，以便耐受电磁波干扰或者多功能半导体封装中每一个的电磁波。

发明内容

本发明构思提出了一种具有高电学可靠性的半导体封装。

根据一些实施例，提供了一种半导体封装，所述半导体封装包括：下部子半导体封装，具有下部半导体芯片和在下部半导体芯片上并且具有模通孔的下部模层；上部子半导体封装，包括上部半导体芯片；填充层，填充在下部子半导体封装和上部子半导体封装之间；模通孔中的连接过孔，所述连接过孔穿过下部模层和填充层，并且将下部子半导体封装与上部子半导体封装电连接。填充层包括填充层的延伸部，延伸部从填充层的比下部模层的顶表面高的部分延伸到模通孔中。

根据一些实施例，提供了一种半导体封装，包括下部子半导体封装，下部子半导体封装包括下部封装底座衬底、附接到下部封装底座衬底上的下部半导体芯片以及下部封装底座衬底的顶表面上和下部半导体芯片上的下部模层。下部模层包括模通孔。该半导体封装包括：上部子半导体封装，上部子半导体封装包括上部封装底座衬底和附接在上部封装底座衬底上的上部半导体芯片；位于下部子半导体封装和上部子半导体封装之间的填充层；模通孔中的连接过孔，连接过孔穿过下部模层和填充层，并且将下部封装底座衬底电连接到上部封装底座衬底；以及覆盖下部子半导体封装的侧表面、填充层的侧表面和/或上部子半导体封装的侧表面和/或顶表面的电磁波屏蔽构件。连接过孔在比下部模层的顶面低的高度处具有最宽宽度。

根据一些实施例，提供了一种半导体封装，包括下部子半导体封装，下部子半导体封装包括下部半导体芯片、下部半导体芯片上的下部模层以及下部模层中的模通孔。该半导体封装包括：上部子半导体封装，包括上部半导体芯片；以及位于下部子半导体封装和上部子半导体封装之间的填充层。填充层包括延伸部和突出部。填充层的延伸部从比下部模层的顶表面高的部分延伸到模通孔中。填充层的突出部相比于下部子半导体封装的侧表面和/或上部子半导体封装的侧表面沿相同方向突出得更远。该半导体封装包括：电磁波屏蔽构件，包括金属材料，覆盖下部子半导体封装的侧表面、填充层的侧表面和/或上部子半导体封装的侧表面和/或顶表面。该半导体封装包括模通孔中的连接过孔，连接过孔穿过下部模层和填充层，并且将下部子半导体封装与上部子半导体封装电连接。随着填充层的延伸部从下部模层的顶表面延伸到模通孔中，填充层的延伸部的宽度减小。