[发明专利]衬底结构、半导体封装结构及其制造方法

说明书

一种衬底结构包含载体、第一金属层、电路层和电介质层。所述载体具有第一表面和第二表面。所述第一金属层安置于所述载体的所述第一表面上。所述电路层安置于所述第一金属层上。所述电介质层覆盖所述电路层，且界定多个开口，以暴露所述电路层的若干部分以及所述第一金属层的若干部分。

相关申请案的交叉参考

本申请案主张2017年2月22日申请的第62/462,248号美国临时专利申请案的权益和优先权，所述申请案以全文引用的方式并入本文中。

技术领域

本发明涉及一种衬底结构、一种半导体封装结构和一种制造方法，且涉及一种嵌入迹线衬底(embedded trace substrate，ETS)结构、一种包含ETS结构的半导体封装结构和一种制造半导体封装结构的方法。

背景技术

一些半导体装置封装包含ETS，例如其中嵌入迹线的衬底，其中所述迹线的一部分从所述衬底暴露。在一些此类封装中，可能会使用迹线(trace)作为焊料球(或焊料凸块)焊盘垫(solder ball(or solder bump)land pads)。然而，在一些情况下，薄迹线(例如具有小于约20微米(μm)的厚度)在此类封装中的使用可导致焊料凸块焊盘垫在模制工艺(molding process)期间或之后变形。这可能导致使封装的大小最小化较困难，所述最小化在一些情况下是需要的。

发明内容

在一些实施例中，根据一方面，一种衬底结构包含载体、第一金属层、电路层和电介质层(dielectric layer)。所述载体具有第一表面和第二表面。第一金属层安置于所述载体的第一表面上。所述电路层安置于所述第一金属层上。所述电介质层覆盖所述电路层，且界定多个开口，以暴露所述电路层的若干部分以及所述第一金属层的若干部分。

在一些实施例中，根据另一方面，一种半导体封装结构包含电路层、电介质层、半导体裸片和连接元件。所述电介质层覆盖所述电路层的第一表面，且具有第一表面和第二表面。所述电介质层界定开口以暴露所述电路层的一部分，且所述开口延伸穿过(extendsthrough)所述电介质层。所述半导体裸片通过倒装芯片接合(flip chip bonding)附接到所述电路层。所述连接元件电连接所述半导体裸片与所述电路层。所述连接元件的至少一部分安置于所述电介质层的开口中，且从所述电介质层的所述第二表面暴露。

在一些实施例中，根据另一方面，一种半导体封装结构包含电路层、电介质层、半导体裸片和多个连接元件。所述电介质层覆盖所述电路层的第一表面，且界定多个开口以暴露所述电路层的若干部分。所述半导体裸片通过倒装芯片接合附接到所述电路层。所述连接元件电连接半导体裸片与所述电路层的由开口暴露的部分。所述连接元件中的每一者的至少一部分分别安置于所述电介质层的开口中，且从所述电介质层的表面暴露。所述连接元件的暴露部分的形状分别由所述电介质层的开口界定。

在一些实施例中，根据另一方面，一种用于制造半导体封装结构的方法包含：(a)提供衬底结构，其中所述衬底结构包括载体、金属层、电路层和电介质层，其中所述载体具有第一表面和第二表面，所述金属层安置于所述载体的第一表面上，所述电路层安置于所述金属层上，且所述电介质层覆盖所述电路层且界定多个开口以暴露所述电路层的若干部分和所述金属层的若干部分；以及(b)通过经由多个连接元件的倒装芯片接合将半导体裸片附接到所述衬底结构，其中所述连接元件分别安置于所述电介质层的开口中的所述电路层的暴露部分和所述金属层的暴露部分上。

附图说明

当结合附图阅读时，从以下具体实施方式容易地理解本发明的一些实施例的特性。应注意，各种结构可能未按比例绘制，且各种结构的尺寸可出于论述的清楚起见而任意增大或减小。

图1说明根据本发明的一方面的衬底结构的一些实施例的截面图。

图2说明图1的衬底结构的一部分的一些实施例的立体图。