[发明专利]衬底结构、半导体封装结构及其制造方法

权利要求书

1.一种衬底结构，其包括：

载体，其具有第一表面和第二表面；

第一金属层，其安置于所述载体的所述第一表面上，其中所述第一金属层包含基底金属层和导电金属层，所述基底金属层安置于所述载体的所述第一表面上，所述导电金属层安置于所述基底金属层上；

电路层，其安置于所述第一金属层的所述导电金属层上；以及

电介质层，其覆盖所述电路层，且界定多个开口，以暴露所述电路层的若干部分和所述第一金属层的若干部分。

2.根据权利要求1所述的衬底结构，其中所述电路层的第一表面从所述电介质层的第一表面凹入。

3.根据权利要求1所述的衬底结构，其中所述电介质层的第二表面的表面粗糙度Ra大于0.15微米(μm)。

4.根据权利要求1所述的衬底结构，其中所述电路层的厚度在10μm到15μm的范围内，且所述电路层的线宽和线距(L/S)在5μm/5μm到12μm/12μm的范围内。

5.根据权利要求1所述的衬底结构，其中所述电介质层的所述多个开口的至少一个开口的大小在40μm*40μm到80μm*80μm的范围内。

6.根据权利要求1所述的衬底结构，其进一步包括安置于所述载体的所述第二表面上的第二金属层。

7.一种半导体封装结构，其包括：

电路层；

电介质层，其覆盖所述电路层的第一表面，且具有第一表面和第二表面，其中所述电介质层界定开口以暴露所述电路层的一部分，且所述开口延伸穿过所述电介质层；

保护层，其安置于所述电介质层的所述第二表面上以覆盖所述电路层，其中所述保护层界定多个开口，以暴露所述电路层的第二表面的若干部分；

半导体裸片，其通过倒装芯片接合附接到所述电路层；以及

连接元件，其电连接所述半导体裸片与所述电路层，其中所述连接元件的至少一部分安置于所述电介质层的所述开口中，且从所述电介质层的所述第二表面暴露。

8.根据权利要求7所述的半导体封装结构，其中所述电路层的所述第二表面从所述电介质层的所述第二表面暴露，且所述电路层并不从所述电介质层的所述第二表面突出。

9.根据权利要求7所述的半导体封装结构，其中所述连接元件的材料包含锡，所述连接元件的底部部分从所述电介质层的所述第二表面暴露，且所述连接元件的所述底部部分包含金属间化合物(IMC)。

10.根据权利要求9所述的半导体封装结构，其中所述金属间化合物(IMC)包含铜和锡的组合。

11.根据权利要求7所述的半导体封装结构，其中所述连接元件的表面与所述电介质层的所述第二表面共面，且所述电路层的所述第二表面从所述电介质层的所述第二表面凹入。

12.根据权利要求7所述的半导体封装结构，其中所述连接元件的表面的表面粗糙度(Ra)大于所述电路层的所述第二表面的表面粗糙度(Ra)。

13.根据权利要求7所述的半导体封装结构，其中所述保护层接触所述连接元件的内侧表面。

14.根据权利要求7所述的半导体封装结构，其中所述保护层的材料与所述电介质层的材料相同。

15.根据权利要求7所述的半导体封装结构，其进一步包括覆盖所述半导体裸片和所述电介质层的封装体。

16.根据权利要求7所述的半导体封装结构，其中所述电介质层的所述第二表面的表面粗糙度(Ra)大于0.15μm。