[发明专利]存储单元的选择器和储存材料的掺杂

说明书

根据实施例，用包括铝(Al)、锆(Zr)、铪(Hf)和硅(Si)中的一种或多种的掺杂剂掺杂存储器单元的储存元件、选择器元件或两者可以使相变存储器中的体积变化或密度变化最小化并使电迁移最小化。在一个实施例中，存储器单元包括第一电极和第二电极；以及储存元件，包括在第一和第二电极之间的掺杂相变材料层，其中，掺杂相变材料包括铝、锆、铪和硅的一种或多种。可以使用诸如共溅射或者沉积掺杂剂层和储存(或选择器)材料的交替层的技术来掺杂储存元件、选择器元件或两者。

优先权要求

本申请根据35U.S.C.§365(c)要求享有于2016年12月27日提交的题为“DOPING OFSELECTOR AND STORAGE MATERIALS OF A MEMORY CELL”的美国申请No.15/391,757的优先权，其全部内容通过引用的方式结合于此。

技术领域

本说明总体上涉及存储器，具体而言，涉及对存储器单元的选择器或储存材料的掺杂以使存储器单元内的体积变化和电迁移最小化。

版权声明/许可

本专利文件的公开内容的部分可包含受版权保护的材料。版权所有者不反对任何人复制专利和商标局专利文件或记录中出现的专利文件或专利公开内容，但在其他方面保留所有版权。版权声明适用于以下所述的所有数据和随附的附图以及下述任何软件：Copyright2016，Intel Corporation，保留所有权利。

背景技术

存储器资源在电子设备和其他计算环境中具有无数的应用。需要可以比传统存储器设备缩小的存储器技术。然而，继续推动更小和更节能的设备导致了传统存储器设备的缩放问题。

附图说明

以下说明包括对具有通过本发明实施例的实施方式的示例给出的图示的附图的讨论。附图应该作为示例而不是作为限制来理解。如本文所使用的，对一个或多个“实施例”的引用应被理解为描述包括一个或多个特定特征、结构或特性的本发明的至少一个实施方式。因此，本文出现的诸如“在一个实施例中”或“在替代实施例中”的短语描述了本发明的各种实施例和实施方式，并且不一定都指代相同的实施例。但是，它们也不一定是相互排斥的。

图1是根据实施例的包括存储器单元阵列的系统的框图。

图2示出了根据实施例的存储器单元阵列的一部分。

图3是根据实施例的形成具有选择器和储存材料的掺杂层的存储器单元阵列的方法的流程图。

图4是根据实施例的形成具有选择器和储存材料的掺杂层的存储器单元阵列的方法的流程图。

图5A-5F示出了根据实施例的在根据诸如图4的过程400的过程形成存储器单元阵列期间的材料叠层的视图。

图6A是根据实施例的形成具有选择器和储存材料的掺杂层的存储器单元阵列的方法的流程图。

图6B-6F示出了根据实施例的具有不同放置的不同数量的掺杂剂薄层的示例。

图7A-7F示出了根据实施例的在根据诸如图6A的过程600的过程形成存储器单元阵列期间的材料叠层的视图。

图8A和8B是示出根据实施例的具有和不具有储存元件掺杂的存储器单元的部分置位的储存元件的透射电子显微镜(TEM)图像。

图9A和9B是示出根据实施例的具有和不具有选择器元件掺杂的存储器单元阵列的透射电子显微镜(TEM)图像。

图10是根据本文描述的实施例的用于制造存储器单元阵列的示例性处理设备的框图。

图11是根据实施例的计算系统的框图，在计算系统中可以包括具有掺杂的储存或选择器材料的存储器。