[发明专利]使用存储器装置的权重存储在审
| 申请号： | 201980037834.0 | 申请日： | 2019-05-15 |
| 公开（公告）号： | CN112219239A | 公开（公告）日： | 2021-01-12 |
| 发明（设计）人： | M·博尼亚蒂;I·托尔托雷利 | 申请（专利权）人： | 美光科技公司 |
| 主分类号： | G11C11/54 | 分类号： | G11C11/54;G06N3/063;G11C16/34 |
| 代理公司： | 北京律盟知识产权代理有限责任公司 11287 | 代理人： | 王龙 |
| 地址： | 美国爱*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | 本文中描述用于模仿神经系统中可能存在的神经‑生物逻辑架构的方法、系统及装置。存储器装置可包含经配置以存储值的存储器单元。存储器单元可包含第一存储器单元(例如，侵扰存储器单元)及多个其它存储器单元(例如，受害存储器单元)。所述存储器单元可使用可基于存取操作的所述受害存储器单元的热干扰来存储模拟值。由所述侵扰存储器单元在存取操作(例如，写入操作)期间输出的热能可致使所述受害存储器单元的状态基于所述侵扰存储器单元与所述受害存储器单元中的至少一些之间的热关系而变更。在读取操作期间，可通过检测及组合所述受害存储器单元的权重来读取所述存储器单元。 | ||
| 搜索关键词： | 使用 存储器 装置 权重 存储 | ||
【主权项】：
暂无信息
下载完整专利技术内容需要扣除积分，VIP会员可以免费下载。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于美光科技公司，未经美光科技公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/patent/201980037834.0/，转载请声明来源钻瓜专利网。
- 同类专利
- 具有三元激活的存储器内计算-202280019411.8
- S·A·米雷杰;A·斯里瓦斯塔瓦;S·瓦德瓦;R·李;S·莫汉 - 高通股份有限公司
- 2022-03-10 - 2023-10-27 - G11C11/54
- 提供了一种存储器内计算位单元，该位单元包括用于对存储位进行存储的交叉耦合的反相器对。存储器内计算位单元包括由开关对形成的逻辑门，用于将存储位与输入向量位相乘。控制器在操作的计算阶段期间响应于符号位来控制该开关对，并且在操作的执行阶段期间响应于幅度位来控制该开关对。
- 基于SRAM的双倍数据存储容量的存内计算方法和装置-202310980955.7
- 杨建磊;段岑林;何啸林;赵巍胜 - 北京航空航天大学
- 2023-08-04 - 2023-10-20 - G11C11/54
- 本发明提供了一种基于SRAM的双倍数据存储容量的存内计算方法和装置，方法包括：基于神经网络数据集训练权重输出模型输出具有按位互补关系的权重信号；将具有按位互补关系的权重信号写入SRAM的交叉耦合反相器Q和QB中；提供一对逻辑计算模块分别耦合至SRAM的BL及BLB位线上；提供输入驱动器连接至一对逻辑计算模块，为其提供一对相同或不同的输入信号；逻辑计算模块将一对输入信号分别和SRAM中一对按位互补的权重信号进行逻辑计算；将逻辑计算模块的输出通过加法树进行加法运算，然后送入移位累加模块做移位累加；将移位累加结果进行后处理后输出。本发明可以提高一倍计算并行度，能够带来存内计算性能的大幅提升。
- 使用非易失性半导体存储元件的神经网络运算电路-201880057229.5
- 河野和幸;小野贵史;中山雅义;持田礼司;早田百合子 - 松下控股株式会社
- 2018-08-29 - 2023-08-29 - G11C11/54
- 在根据输入数据(x0～xn)与耦合权重系数(w0～wn)的积和运算结果将输出数据(y)输出的神经网络运算电路中，具备运算机构(PU0～PUn)，该运算机构中，非易失性半导体存储元件(RP)和单元晶体管(T0)串联连接在数据线(BL0、SL0)之间，非易失性半导体存储元件(RN)和单元晶体管(T1)串联连接在数据线(BL1、SL1)之间，在单元晶体管(T0、T1)的栅极连接有字线(WL0～WLn)；在RP、RN中保存耦合权重系数(w0～wn)，字线选择电路(30)根据x0～xn将WL0～WLn设为选择状态或非选择状态，判定电路(50)通过判定流过BL0、BL1的电流值，将输出数据(y)输出。
- 用于更新模拟交叉型阵列的稀疏可修改比特长度确定性STIC脉冲生成-202180061363.4
- 金世荣;O·奥南;T·戈克曼;M·拉施 - 国际商业机器公司
- 2021-06-29 - 2023-05-16 - G11C11/54
- 提供了用于更新模拟交叉型阵列的计算机实现的方法、系统和计算机程序产品的实施例。实施例包括接收在矩阵乘法中被使用的数目以表示使用针对交叉型阵列的脉冲生成，以及接收第一比特长度以表示该数目，其中该比特长度是可修改的比特长度。实施例还包括选择具有第一比特长度的脉冲序列中的脉冲位置以表示该数目，使用该脉冲序列中所选择的脉冲位置来执行计算，以及使用该计算来更新交叉型阵列。
- 存储器单元、存储器单元系统和制造存储器单元的方法-201780064786.5
- 安田岳雄;细川浩二;石井正俊 - 三星电子株式会社
- 2017-10-25 - 2023-05-02 - G11C11/54
- 一种存储器单元结构，包括：包含多个单元组件的突触存储器单元，所述多个单元组件中的每一个包括至少一个单位单元；多个写入线，被配置为将突触状态写入该突触存储器单元，所述多个写入线中的每一个用于通过将第二组预定数量的状态写入到所述多个单元组件的相应单元组件中包括的单位单元而将第一组预定数量的状态写入所述相应单元组件，所述第一组依赖于所述第二组和包括在所述相应单元组件中的至少一个单位单元的数量；读取线，被配置为从突触存储器单元读取突触状态，所述读取线被用于同时从所述多个单元组件的全体读取所述第一组预定数量的状态之一。
- 基于多比特SRAM单元的定点全精度存内计算电路-202210549764.0
- 贺雅娟;骆宏阳;王梓霖;张波 - 电子科技大学
- 2022-05-20 - 2023-04-07 - G11C11/54
- 本发明属于集成电路技术领域，具体的说是基于多比特SRAM单元的定点全精度存内计算电路。本发明通过在传统SRAM存储阵列电路基础上添加两个晶体管构成传输门实现乘法，并且增加加法器树进行部分和累加，采用位串行输入模式和移位累加器完成多比特运算，从而实现了在SRAM存储阵列内进行精度无损的矩阵向量乘法运算。本发明了实现了无精度损失的多比特SRAM存内计算，具有面积小，并行度高的特点，适用于需要进行大规模乘累加计算的卷积神经网络系统。
- 用于验证在深度学习人工神经网络中的模拟神经存储器中的非易失性存储器单元的编程操作期间存储的值的算法和电路-201980090494.8
- H·V·特兰;T·乌;S·特林;S·洪;A·李 - 硅存储技术股份有限公司
- 2019-09-07 - 2023-03-24 - G11C11/54
- 本发明公开了用于在非易失性存储器单元的多级编程操作之后通过将存储的权重转换成多个数字输出位来验证神经网络中非易失性存储器单元中的存储的权重的各种算法。本发明公开了用于实现算法的电路，诸如可调参考电流源。
- 用于在边缘设备上执行机器学习操作的可编程电路-202080059199.9
- H·杨;P·奇丹巴拉姆 - 高通股份有限公司
- 2020-08-26 - 2023-02-28 - G11C11/54
- 本公开的某些方面涉及一种用于对具有一个或多个可编程电路的设备进行编程以实现例如机器学习模型的方法和装置。一个示例装置通常包括多条字线、多条位线和可编程电路阵列。每个可编程电路被耦合至多条字线中的对应字线和多条位线中的对应位线，并且包括：被耦合在对应字线与对应位线之间的主电阻器、辅助电阻器、与辅助电阻器串联耦合的熔断器(其中该辅助电阻器和该熔断器被耦合在对应字线与对应位线之间)、以及被配置成选择性地将熔断器熔断的编程电路。
- 用于机器学习的基于电荷泵的电流模式神经元-202180041872.0
- M·科斯金;A·斯里瓦斯塔瓦;S·瓦德瓦;G·缪 - 高通股份有限公司
- 2021-06-22 - 2023-02-03 - G11C11/54
- 提供了一种存储器内计算阵列，其中每个神经元包括电容器和输出晶体管。在评估阶段期间，滤波器权重电压和输入位的二进制状态控制输出晶体管是导通还是被关断，以影响连接到输出晶体管的读取位线的电压。
- 用于深度学习人工神经网络中的模拟神经存储器的字线和控制栅极线串联解码器-202080101539.X
- H·V·特兰;T·乌;S·特林;S·洪;A·李 - 硅存储技术股份有限公司
- 2020-11-27 - 2023-01-31 - G11C11/54
- 本文公开了串联行解码器的各种实施方案。串联行解码器的每个实施方案包括字线解码器和控制栅极解码器。当未启用串联行解码器时，串联行解码器在字线和控制栅极线上表现出减少的泄漏电流。
- 人工神经网络中的具有源极线拉低机构的模拟神经存储器阵列-202080100427.2
- H·V·特兰;T·乌;S·洪;S·特林;H·特兰;V·蒂瓦里;H·帕姆 - 硅存储技术股份有限公司
- 2020-11-16 - 2022-12-23 - G11C11/54
- 公开了模拟神经存储器阵列的许多实施方案。某些实施方案包含用于将源极线快速地拉低至接地的改进机构。例如，这是有用的，以使读取、编程或擦除操作的电压降最小化。
- 人工神经网络中包括逻辑单元和改进的编程机制的模拟神经存储器阵列-202080100429.1
- H·V·特兰;S·特林;T·乌;S·莱姆克;V·蒂瓦里;N·多;S·洪 - 硅存储技术股份有限公司
- 2020-10-30 - 2022-12-16 - G11C11/54
- 公开了模拟神经存储器阵列的许多实施方案。两个或更多个物理存储器单元被分组在一起以形成存储N个可能电平中的一者的逻辑单元。在每个逻辑单元内，可以使用不同机制对存储器单元进行编程。例如，逻辑单元中的一个或多个存储器单元可以使用粗略编程机制来编程，可以使用精细机制对存储器单元中的一个或多个单元进行编程，并且可以使用精细机制对存储器单元中的一个或多个单元进行编程。这实现了极限编程准确度和编程速度。
- 采用针对准确性和功率效率进行优化的位单元电路的多位存内计算(CIM)阵列-202180029361.7
- 陆叶;王忠泽;P·奇达巴拉姆 - 高通股份有限公司
- 2021-03-29 - 2022-12-02 - G11C11/54
- 在存内计算(CIM)阵列电路中的位单元阵列中生成的多位乘积的最高有效位(MSB)的位单元电路被配置为接收比提供给与多位乘积的另一位相对应的另一位单元的位单元电路的电源电压更高的电源电压。接收较高电源电压的位单元电路增加了累加电压的增量之间的电压差，这可以提高模数转换器确定种群计数的准确性。CIM阵列电路中的MSB的位单元电路接收较高的电源电压，以提高MSB的准确性，这提高了CIM阵列电路输出的准确性。在MSB的位单元电路中的电容器的电容较小，以避免由于较高的电压而增加能耗。
- 光学突触-202180024023.4
- S·埃伯尔;B·J·奥佛来恩;A·拉波尔塔;P·斯塔克 - 国际商业机器公司
- 2021-02-15 - 2022-11-29 - G11C11/54
- 一种光学突触，包括用于非易失性存储依赖于设备电阻的突触权重的忆阻设备，以及用于波导中的光学传输的易失性调制的光调制器。忆阻器件和光调制器连接在控制电路中，该控制电路可操作用于在写入模式中向忆阻器件提供编程信号以对突触权重进行编程，并且在读取模式中向光调制器提供取决于突触权重的电信号，由此根据编程的突触权重以易失性方式控制光传输。
- 包括突触的神经形态器件的突触阵列及其操作方法-202210872340.8
- 李炯东 - 爱思开海力士有限公司
- 2018-02-06 - 2022-11-29 - G11C11/54
- 提供一种神经形态器件的突触阵列。突触阵列可以包括：突触前神经元；行线，其在行方向上从突触前神经元开始延伸；突触后神经元；列线，其在列方向上从突触后神经元开始延伸；以及突触，其设置在行线与列线之间的交叉点区域处。突触可以包括：n型铁电场效应晶体管(n‑FeFET)，其具有源电极、栅电极和体；p型铁电场效应晶体管(p‑FeFET)，其具有源电极、栅电极和体；以及电阻元件，其具有电连接到n‑FeFET的源电极且电连接到p‑FeFET的源电极的第一节点，以及n‑FeFET和p‑FeFET串联电连接。
- 用于人工神经网络中的模拟神经存储器阵列的非易失性存储器单元的页或字的精度调谐和相关联的高电压电路-202080098758.7
- H·V·特兰;T·乌;S·特林;S·洪;A·李;S·莱姆克;V·蒂瓦里;N·多 - 硅存储技术股份有限公司
- 2020-09-22 - 2022-11-04 - G11C11/54
- 本专利申请公开了用于对模拟神经存储器中的非易失性存储器单元的页或字进行调谐的多个实施方案。本专利申请还公开了用于在精度调谐过程期间形成施加到非易失性存储器单元的端子的高电压的高电压电路。本专利申请还公开了用于将电压施加到端子以最小化调谐期间干扰的发生率的编程序列。
- 人工神经网络中具有基本上恒定阵列源极阻抗、具有适应性权重映射和分布式功率的模拟神经存储器阵列-202080097957.6
- H·V·特兰;T·乌;S·特林;S·洪;A·李;V·蒂瓦里 - 硅存储技术股份有限公司
- 2020-09-03 - 2022-10-18 - G11C11/54
- 公开了模拟神经存储器阵列的许多实施方案。在某些实施方案中，当阵列中的每个存储器单元在操作时，这些单元具有大致恒定的源阻抗。在某些实施方案中，当读取单元时，阵列内的从位线到位线的功率消耗基本上恒定。在某些实施方案中，自适应地执行权重映射以获得功率和噪声方面的最佳性能。
- 深度学习人工神经网络中的模拟神经存储器单元的超精确调谐-202080097429.0
- S·莱姆克;H·V·特兰;Y·卡其夫;L·施奈德;H·奥姆曼尼;T·乌;N·多;V·蒂瓦里 - 硅存储技术股份有限公司
- 2020-08-31 - 2022-10-14 - G11C11/54
- 对神经存储器中的选定存储器单元进行超精确调谐。首先使用粗略编程和精细编程方法对选定存储器单元进行编程。然后，选定存储器单元通过相邻存储器单元的编程经历超精确编程。由于相邻存储器单元被编程，相邻存储器单元的浮栅与选定存储器单元的浮栅之间的电容耦合将导致选定存储器单元的浮栅的电压增加，但是比通过对选定存储器单元进行直接编程可以实现的增量小。以此方式，可以利用超精确刻度对选定存储器单元进行编程。
- 用于人工神经网络中的模拟神经存储器的精确数据调谐方法和装置-202080091622.3
- H·V·特兰;S·莱姆克;V·蒂瓦里;N·多;M·雷顿 - 硅存储技术股份有限公司
- 2020-07-02 - 2022-08-19 - G11C11/54
- 本发明公开了用于将正确的电荷量精确快速地沉积在人工神经网络中的矢量‑矩阵乘法(VMM)阵列内的非易失性存储器单元的浮栅上的精确编程算法和装置的多个实施方案。因此，可极精确地对所选单元进行编程，以保持N个不同值中的一个值。
- 计算器件以及计算方法-202210073731.3
- 池育德;李嘉富;张琮永 - 台湾积体电路制造股份有限公司
- 2022-01-21 - 2022-07-29 - G11C11/54
- 本发明的实施例涉及计算器件以及计算方法。在一些示例中，存储器中的计算器件包括在行和列中布置的二维存储器单元阵列，每个存储器单元由基于电流的九晶体管SRAM制成。每个存储器单元包括六晶体管SRAM单元和由开关晶体管耦合的电流源，其由输入线上的输入信号控制，与存储器单元所在的存储器单元的列相关联。电流源包括由六晶体管SRAM单元的状态控制的开关晶体管，以及电流调节晶体管，用于产生由栅极处施加的控制信号确定的电流水平。可以设置控制信号，使得存储器单元的每个连续列中的每个输出线中的总电流以因子2增加。
- 一种分布式位线补偿数模混合存内计算阵列-202210436436.X
- 乔树山;史万武;尚德龙;周玉梅 - 中科南京智能技术研究院
- 2022-04-25 - 2022-07-19 - G11C11/54
- 本发明涉及存内计算技术领域，特别是涉及一种分布式位线补偿数模混合存内计算阵列，包括：存内计算模块、输出模块、主控模块和输入驱动模块；主控模块分别与输出模块和输入驱动模块连接；存内计算模块包括4簇存内计算子模块，每簇存内计算子模块均包括4组存内计算单元；每组存内计算单元包括32行×8列个阵列分布的存储计算电路；每行存储计算电路并联连接后与输入驱动模块连接；每列存储计算电路串联连接，且每列存储计算电路均串联一个电流镜补偿器，每列存储计算电路通过一个耦合电容与输出模块连接。本发明节省了晶体管数量，消除了读写干扰，修正了多个计算单元的充电与累计电压非线性的问题。
- 高性能和面积效率的突触存储器单元结构-202180006954.1
- 安田岳雄;细川浩二;冈泽润香;岩科晶代 - 国际商业机器公司
- 2021-02-03 - 2022-07-12 - G11C11/54
- 一种突触存储器系统，包括：在轴突线和树突线的交叉点处设置的突触存储器单元，每个突触存储器单元包括多个模拟存储器装置，每个突触存储器单元被配置为根据写入信号的输出电平来存储权重值，所述多个模拟存储器装置被组合以构成每个突触存储器单元；写入部分，被配置为将所述权重值写入到每个突触存储器单元并且包括写入驱动器和输出控制器，所述写入驱动器被配置为将所述写入信号输出到每个突触存储器单元，所述输出控制器被配置为控制所述写入驱动器的所述写入信号的所述输出电平；以及读取驱动器，其被配置为读取存储在突触存储器单元中的权重值。
- 经配置以产生用于神经网络的加权输入的存储器单元-201980086445.7
- U·米努奇;T·瓦利;F·伊尔埃拉;L·德桑蒂斯 - 美光科技公司
- 2019-12-17 - 2022-07-08 - G11C11/54
- 一种方法可包含：将第一电压施加到第一存储器单元以激活所述第一存储器单元；将第二电压施加到与所述第一存储器单元串联耦合的第二存储器单元以激活所述第二存储器单元，使得电流流过所述第一及第二存储器单元；及响应于所述电流产生输出。所述第一电压及所述第二存储器单元的阈值电压可使得所述电流与所述第一电压与所述第二存储器单元的所述阈值电压的积成比例。
- 用于人工神经网络中的模拟神经存储器的精确编程方法和装置-202080077970.5
- H·V·特兰;S·莱姆克;V·蒂瓦里;N·多;M·雷顿 - 硅存储技术股份有限公司
- 2020-05-22 - 2022-06-21 - G11C11/54
- 本发明公开了用于将正确的电荷量精确快速地沉积在人工神经网络中的矢量‑矩阵乘法(VMM)阵列内的非易失性存储器单元的浮栅上的精确编程算法和装置的多个实施方案。因此，可极精确地对所选单元进行编程，以保持N个不同值中的一个值。
- 内存计算-202210064974.0
- 李伯浩;李嘉富;史毅骏;池育德;藤原英弘;森阳纪;赵威丞 - 台湾积体电路制造股份有限公司
- 2022-01-20 - 2022-06-10 - G11C11/54
- 本公开总体涉及内存计算。一种内存计算(CIM)器件具有存储阵列，该存储阵列具有按行和列布置的多个存储单元。多个存储单元包括在存储阵列的第一行和第一列中的第一存储单元、以及在存储阵列的第一行和第二列中的第二存储单元。第一存储单元和第二存储单元被配置为存储各自的第一权重信号和第二权重信号。输入驱动器提供多个输入信号。第一逻辑电路耦合到第一存储单元以基于第一权重信号和来自输入驱动器的第一输入信号来提供第一输出信号。第二逻辑电路耦合到第二存储单元以基于第二权重信号和来自输入驱动器的第二输入信号来提供第二输出信号。
- 一种基于生物蛋白的信息存储方法-202010500300.1
- 陶虎;周志涛 - 中国科学院上海微系统与信息技术研究所
- 2020-06-04 - 2022-06-10 - G11C11/54
- 本发明涉及信息存储领域，具体是一种基于生物蛋白的信息存储方法，所述方法包括：S1.制备掺杂或未掺杂功能基团的生物蛋白膜；S2.对待存储信息进行编码；S3.将编码后的信息以及功能基团中的信息存储于所述生物蛋白膜中；本发明能够存储生物信息，能够原位“写入”和“读取”数字化信息，能够实现数字化信息的重复写入或擦除，同时能够耐受高温、高湿度、辐照、磁场等恶劣条件。
- 3D神经推断处理单元架构-202080072532.X
- A·卡斯迪;F·阿考佩安;R·奥普斯瓦密;J·阿尔苏尔;P·达塔;M·德宝乐;S·艾瑟尔;M·弗里克纳;D·莫德哈;C·奥特加奥特罗;J·萨瓦达 - 国际商业机器公司
- 2020-10-01 - 2022-06-03 - G11C11/54
- 提供了三维神经推断处理单元。第一层包括多个神经核。每个核包括神经计算单元。该神经计算单元适于将多个突触权重应用于多个输入激活以产生多个输出激活。第二层包括适于存储多个突触权重的第一神经网络模型存储器。通信网络操作地耦合至第一神经网络模型存储器和多个神经核中的每个神经核，并适于将突触权重从第一神经网络模型存储器提供给所述多个神经核中的每个神经核。
- 可多次写入及擦除的DNA存储条带-202111674161.5
- 蒋兴宇;李健恺 - 南方科技大学
- 2021-12-31 - 2022-04-15 - G11C11/54
- 本发明公开了可多次写入及擦除的存储条带。本申请的第一方面，提供存储条带，该存储条带包括：条带基底，条带基底上设有索引层，索引层包括若干索引柱，若干索引柱被配置为形成索引图案，若干索引柱之间的条带基底用于固定寡核苷酸，寡核苷酸用于特异性结合待存储的核酸片段；保护层，保护层位于条带基底远离索引层的一侧，保护层被配置为在存储条带卷绕时能够封闭索引柱。索引图案可以将条带分割成若干个不同区域，可以根据不同分区的索引图案对相应区域进行识别以达到随机索引的目的。通过寡核苷酸使核酸片段可以特异性结合到存储条带上完成写入，并且可以在一定的外部条件进行读取或直接擦除。
- 用于人工智能操作的激活函数-202080061301.9
- A·特罗亚 - 美光科技公司
- 2020-08-27 - 2022-04-12 - G11C11/54
- 本公开包括与定义用于人工智能(AI)操作的激活函数有关的设备和方法。实例设备可包括数个存储器阵列和控制器，其中所述控制器包括数个激活函数寄存器，其中所述数个激活函数寄存器定义由所述设备执行的人工智能(AI)操作的激活函数。
- 执行与突触前尖峰信号相关的存算一体化操作，及相关方法及系统-202080061904.9
- D·尤达诺夫;S·S·艾勒特;H·A·卡斯特罗;A·D·艾卡尔 - 美光科技公司
- 2020-08-31 - 2022-04-12 - G11C11/54
- 本公开描述了用于存储器内或近存储器处理的方法、设备及系统。尖峰神经网络中的尖峰事件可经由存储器系统进行处理。存储器系统可存储对应于一组目的地神经元的数据。所述存储器系统可以SNN的每一时间间隔，使对应于来自相应源神经元的一组突触前尖峰事件的数据通过。可随后将对应于所述组突触前尖峰事件的所述数据存储在所述存储器系统中。
- 专利分类
