[发明专利]半导体装置及制造方法

说明书

一些实施例包含一种半导体装置，其具有堆叠结构，所述堆叠结构包含包括多晶硅的源极、在所述源极上的氧化物的蚀刻停止层、在所述蚀刻停止层上的选择栅极源极、在所述选择栅极源极上方的电荷存储结构，及在所述电荷存储结构上方的选择栅极漏极。所述半导体装置可进一步包含竖直地延伸到所述堆叠结构中到邻近所述源极的阶层的开口。包括多晶硅的沟道可形成在所述开口的侧表面及底表面上。所述沟道可在所述开口的下部分处接触所述源极，且所述沟道与所述电荷存储结构可被穿隧氧化物横向地分离。邻近所述选择栅极源极的所述沟道的宽度大于邻近所述选择栅极漏极的所述沟道的宽度。

优先权申请案

本申请案主张2016年10月18日申请的美国申请案序列号15/296,858的优先权益，所述美国申请案的全文以引用的方式并入本文中。

背景技术

随着半导体产业的发展，已广泛地探索了三维(3D)半导体装置。但是，包含堆叠式层级(例如，层)及延伸到堆叠式层级中的竖直沟道的3D半导体装置的结构，以及制造此类3D半导体装置的技术，可能会呈现出一些实施挑战。

附图说明

图1A到1N是绘示根据本申请案的实施例的制造3D半导体装置的实例方法的横截面图，其中每一图绘示了形成所述装置的代表性阶段。

图2A到2H是绘示根据本申请案的另一实施例的制造3D半导体装置的实例方法的横截面图，其中每一图绘示了形成所述装置的代表性阶段。

图3是绘示根据本申请案的实施例的制造3D半导体装置的方法的流程图。

图4A到4H是绘示根据本申请案的另一实施例的制造3D半导体装置的实例方法的横截面图，其中每一图绘示了形成所述装置的代表性阶段。

具体实施方式

在实施例的以下具体实施方式中，参考附图，所述附图形成实施例的部分，且在附图中通过绘示而展示特定说明性实施例，其中可实践本发明的一些实施例。

近来，3D半导体装置(例如，3D NAND存储器装置)由于严重的缩放挑战而已经开始使用。但是，包含堆叠式层级及延伸到堆叠式层级中的沟道的3D半导体装置施加了结构及制造挑战。例如，在3D半导体装置中，界面可存在于延伸到堆叠式层级中的沟道内部。

如在此文献中所使用的术语“水平”被定义为平行于衬底的常规平面或表面的平面，所述衬底是例如晶片或裸片下面的衬底，而不论所述衬底在任何时间点的实际定向如何。术语“竖直”是指垂直于如上文所定义的水平的方向。相对于衬底的顶部或暴露表面上的常规平面或表面定义例如“上”、“上方”及“下方”的介词，而不论所述衬底的定向如何；而“上”希望表明一种结构相对于其在“上”的另一种结构的直接接触(在没有明确相反指示的情况下)；术语“上方”及“下方”明确地希望识别结构(或层、特征等)的相对放置，其明确地包含——但不限于——经识别的结构间的直接接触，除非有如此明确识别。类似地，术语“上方”及“下方”不限于水平定向，这是因为如果结构在某个时间点是所论述的构造的最外部分，那么所述结构可在参考结构“上方”，即使此类结构相对于参考结构而竖直地延伸，而不是在水平定向上延伸。

术语“晶片”及“衬底”在本文中用于通常是指其上形成有集成电路的任何结构，且也是指在集成电路制造的各种阶段期间的此类结构。因此，以下具体实施方式不应被认为是限制性的，且各种实施例的范围仅由随附权利要求书连同此类权利要求书所授权的等效物的完全范围界定。

NAND阵列架构可存储器阵列(例如，存储器单元)，其经配置使得所述阵列的存储器以逻辑行耦合到存取线(通常被称为字线)。所述阵列的一些存储器一起串联地耦合在源极线与数据线(通常被称为位线)之间。

在本文中所描述的一些实施例中，可在3D半导体装置中的多晶硅源极上施加氧化物(例如，氧化铝)的蚀刻停止层。