[发明专利]具有层级间通孔的单片3D集成电路

说明书

本文描述的各种实现可以针对在集成电路(IC)中使用层级间通孔(IV)。在一个实现中，三维(3D)IC可以包括部署在基板层上的多个层级，其中层级可以包括具有电耦接到第一互连层的第一有源器件层的第一层级，并且还可以包括具有电耦接到第二互连层的第二有源器件层的第二层级，其中第一互连层包括最不靠近第一有源器件层的最上层。3D IC还可以包括IV，以电耦接第二互连层和最上层。最上层可以电耦接到第一层级的外围位置处的电源，从而将电源电耦接到第一有源器件层和第二有源器件层。

技术领域

本技术涉及集成电路。在以下描述中，提供与理解本文描述的各种技术相关的信息。对相关技术的讨论绝不应意味着它是现有技术。一般而言，相关技术可以或可以不被认为是现有技术。因此，应当理解的是，任何陈述都应当从这个角度被阅读，而不作为对现有技术的任何承认。

已经开发了允许多个IC层或管芯在垂直方向定位的各种集成电路(IC)技术。特别地，在三维(3D)IC中，可以在垂直方向上堆叠多个IC层或管芯，其中可以使用各种耦接方案将层或管芯堆叠在一起并将层或管芯连接到封装基板。这种耦接方案可以包括用于在垂直方向上提供层间通信的一个或多个通孔。

以下将参考附图在本文中描述各种技术的实现。但是，应当理解的是，附图仅图示了本文描述的各种实现，并不意味着限制本文描述的各种技术的范围。

图1-2图示了结合本文描述的各种实现的单片三维(3D)集成电路(IC)的截面视图。

图3图示了根据本文描述的各种实现的单片3D IC的俯视图。

图4-6图示了根据本文描述的各种实现的单片3D IC的截面视图。

图7-8图示了根据本文描述的各种实现的二维(2D)IC的截面视图。

本文描述的各种实现可以提到并且可以涉及在集成电路中使用层间通孔。例如，在一个实现中，三维(3D)集成电路(IC)可以包括部署在基板层上的多个层级，其中多个层级可以包括具有电耦接到一个或多个第一互连层的第一有源器件层的第一层级。所述多个层级还可以包括具有电耦接到第二互连层的第二有源器件层的第二层级，其中第一层级定位成比第二层级更靠近基板层，并且其中一个或多个第一互连层包括最上面的第一互连层，该最上面的第一互连层最不靠近第一互连层的第一有源器件层。3D IC还可以包括一个或多个被配置为电耦接第二互连层和最上面的第一互连层的第一层级间通孔(IV)。最上面的第一互连层可以电耦接到在第一层级的一个或多个外围位置处的电源，从而将电源电耦接到第一有源器件层和第二有源器件层。

现在将参考图1-8更详细地描述在集成电路中使用层级间通孔的各种实现。

集成电路(IC)可以由一个或多个输入/输出器件、标准器件、存储器器件和/或其它器件的布置形成。这些器件可以由各种电子部件(诸如晶体管、二极管、电阻器、电容器等)组成。输入/输出器件可以用于在IC的连接引脚与布置在IC内的标准器件和存储器器件之间提供信号。标准器件可以是触发器、算术逻辑单元、多路复用器、保持触发器、气球触发器(balloon flop)、锁存器、逻辑门等的电路实现。存储器器件可以包括布置成存储器单元的存储器阵列和用于将数据写入存储器单元以及从存储器单元读取数据的相关联电路系统。