[发明专利]半导体装置

说明书

本发明提供一种半导体装置，其为沟槽栅型半导体装置，能够充分消除耐压与通态电压的折中，还能够降低反馈电容。半导体装置具有：半导体基板，其层叠有第一半导体区域、第二半导体区域、第三半导体区域、以及第四半导体区域；绝缘膜，其配置于从第四半导体区域的上表面延伸并贯通第四半导体区域以及第三半导体区域而到达第二半导体区域的槽的内壁上；控制电极，其在槽的侧面与第三半导体区域的侧面对置地配置于绝缘膜上；第一主电极，其与第一半导体区域电连接；第二主电极，其与第三半导体区域以及第四半导体区域电连接；以及底面电极，其在槽的底面与控制电极间隔开地配置于绝缘膜之上，并与第二主电极电连接，在俯视观察时，槽在延伸方向上的长度在槽的宽度以上，且槽的宽度比相邻的槽之间的间隔大。

本申请是申请日为2014年09月19日、发明名称为“半导体装置”、申请号为201410484442.8的中国发明专利申请的分案申请。

技术领域

本发明涉及一种进行开关动作的沟槽栅型半导体装置的构造。

背景技术

绝缘栅型双极晶体管(IGBT)由于具有高输入阻抗、低通态电压，而用于马达驱动电路等。但是，在IGBT中，耐压与通态电压为折中的关系。

因此，为了在将耐压保持得高的同时降低通态电压而提出了各种方法。例如，提出了如下结构：将n型层(以下称为“载流子蓄积层”)形成于基区与漂移区域之间，所述n型层杂质浓度比漂移区域高，且蓄积有空穴(hole)。根据该结构，阻碍了来自集电区的空穴到达发射电极，降低了通态电压(例如，参照专利文献1)。

现有技术文献

专利文献1：日本特开2002-353456号公报

然而，为了实现具有载流子蓄积层的半导体装置，需要形成载流子蓄积层的工艺，从而半导体装置的制造工序增大。另外，在将杂质浓度比漂移区域高的载流子蓄积层配置到半导体装置的方法中存在如下问题：耗尽层难以良好地扩展，不能完全消除耐压与通态电压的折中。

因此，本申请人发现了通过在IGBT中扩大槽的宽度来降低通态电阻。但是存在如下问题：在扩大了槽的宽度的结构的IGBT中，反馈电容Crss增大。

发明内容

本发明是鉴于这样的问题点而完成的，目的在于提供一种能够充分消除耐压与通态电压的折中，还降低了反馈电容的沟槽栅型半导体装置。

根据本发明的一方式，提供一种半导体装置，其特征在于，具有：第一导电型的第一半导体区域；第二导电型的第二半导体区域，其配置于所述第一半导体区域上；第一导电型的第三半导体区域，其配置于所述第二半导体区域上；第二导电型的第四半导体区域，其配置于所述第三半导体区域上；绝缘膜，其配置于从所述第四半导体区域的上表面延伸并贯通所述第四半导体区域以及所述第三半导体区域而到达所述第二半导体区域的槽的内壁上；控制电极，其在所述槽的侧面配置于所述绝缘膜上，并与所述第三半导体区域对置；第一主电极，其与所述第一半导体区域电连接；以及第二主电极，其与所述第四半导体区域电连接，所述槽的宽度相对于所述第三半导体区域的与所述第二主电极接触的宽度之比为1以上。所述半导体装置具有连接槽，所述连接槽在包围活性区域的外周区域内将所述槽彼此连接，并且所述连接槽遍及整体，具有比相邻的所述槽的宽度窄的槽宽。所述第四半导体区域不沿着所述连接槽设置。在所述连接槽的下方且在所述第二半导体区域的下方的区域中设置有所述第一半导体区域。

根据本发明的另一方式，提供一种半导体装置，其特征在于，具有：