[发明专利]基于FPGA的窄脉冲输出系统及方法

权利要求书

1.一种基于FPGA的窄脉冲输出系统，其特征在于，包括：

信号发生模块，作为信号发生源而生成并输出定宽窄脉冲信号，或，作为接口接收外部输入的定宽窄脉冲信号并输出；及

信号处理模块，接收定宽窄脉冲信号，将定宽窄脉冲信号输入至第一可变延时模块和第二可变延时模块，并对经过第一可变延时模块的定宽窄脉冲信号进行取反，将第一可变延时模块和第二可变延时模块输出的两路定宽窄脉冲信号相与，生成第一窄脉冲信号并输出；其中，所述第一可变延时模块和第二可变延时模块被约束为位置固定，所述第一可变延时模块与所述第二可变延时模块之间具有一定时延差；

所述信号发生模块具有第一窄脉宽使能信号接口，接收窄脉宽使能信号；所述信号发生模块还用以根据所述窄脉宽使能信号判断窄脉冲宽度是否低于设定宽度，在低于设定宽度时输出定宽窄脉冲信号，否则，通过时钟计数方式生成第二窄脉冲信号输出；

该系统还包括信号输出模块，具有第二窄脉宽使能信号接口，接收窄脉宽使能信号；所述信号输出模块用以根据所述窄脉宽使能信号选择第一窄脉冲信号或第二窄脉冲信号输出。

2.如权利要求1所述的基于FPGA的窄脉冲输出系统，其特征在于，所述信号处理模块包括：

所述第一可变延时模块，其窄脉冲输入接口接收所述信号发生模块输出的信号；

非门，其输入端连接所述第一可变延时模块的脉冲输出接口；

与门，其两个输入端分别连接所述非门的输出端和所述第二可变延时模块的脉冲输出接口，其输出端连接所述信号输出模块的第一脉冲输入接口；

所述第二可变延时模块，其窄脉冲输入接口接收所述信号发生模块输出的的定宽窄脉冲信号或第二窄脉冲信号，其脉冲输出接口连接所述信号输出模块的第二脉冲输入接口和所述与门的一个输入端；

所述第一可变延时模块配置为具有一定延时，所述第二可变延时模块配置为零延时。

3.如权利要求1-2中任意一项所述的基于FPGA的窄脉冲输出系统，其特征在于，所述第一可变延时模块和第二可变延时模块为调入至信号处理模块中的FPGA硬件编程环境生成的原语模块，通过在约束文件中添加约束而使调入的第一可变延时模块和第二可变延时模块在自动布线过程中位置固定。

4.如权利要求1-2中任意一项所述的基于FPGA的窄脉冲输出系统，其特征在于，所述第一可变延时模块与所述第二可变延时模块之间的时延差可配置，配置延时的参数根据所需输出的第一窄脉冲信号的脉宽而定。

5.一种基于FPGA的窄脉冲输出方法，其特征在于，包括以下步骤：

S1：在开发环境下，形成信号发生模块和信号处理模块，所述信号处理模块中包括第一可变延时模块和第二可变延时模块，所述第一可变延时模块和第二可变延时模块被约束为位置固定，所述第一可变延时模块与所述第二可变延时模块之间具有一定时延差；

S2：信号发生模块接收窄脉宽使能信号，根据所述窄脉宽使能信号判断所需输出的窄脉冲宽度是否低于设定宽度，在低于设定宽度时输出定宽窄脉冲信号，否则，通过时钟计数方式生成第二窄脉冲信号并输出；

S3：信号处理模块接收定宽窄脉冲信号，将定宽窄脉冲信号输入至第一可变延时模块和第二可变延时模块，并对经过第一可变延时模块的定宽窄脉冲信号进行取反，将第一可变延时模块和第二可变延时模块输出的两路定宽窄脉冲信号相与，生成第一窄脉冲信号并输出；

在所述步骤S1中，还包括在开发环境下，形成信号输出模块；该方法还包括步骤S4：信号输出模块接收窄脉宽使能信号，根据所述窄脉宽使能信号选择第一窄脉冲信号或第二窄脉冲信号输出。

6.如权利要求5所述的基于FPGA的窄脉冲输出方法，其特征在于，所述步骤S1中，所述第一可变延时模块和第二可变延时模块为调入至信号处理模块中的FPGA硬件编程环境生成的原语模块，通过在约束文件中添加约束而使调入的第一可变延时模块和第二可变延时模块在自动布线过程中位置固定。

7.如权利要求5所述的基于FPGA的窄脉冲输出方法，其特征在于，所述步骤S1中，根据第一窄脉冲信号的脉宽而配置所述第一可变延时模块与所述第二可变延时模块之间的时延差。