[发明专利]采用不连续边界结构的半导体基板

说明书

为了降低异质外延的片中应力，本发明提出一种采用不连续边界结构的半导体基板及其制造方法。通过在边界区域的特定位置移除边界结构，尤其是在边角附近移除边界结构，使在边角附近的应力能释放出来，从而避免了以边角为起源的裂痕。

技术领域

本发明涉及集成电路领域，更确切地说，涉及异质外延生长晶圆，尤其涉及在衬底材料与外延材料晶格失配和/或热失配时，降低异质外延片中应力的方法。

背景技术

氮化镓（GaN）晶体管在发光二极管（LED）、电力电子（power electronics）、射频电子（rf electronics）等领域有广泛应用。由于氮化镓衬底价格昂贵，工业界一直希望在硅衬底上通过异质外延生长氮化镓薄膜来降低氮化镓的产生成本。在本说明书中，由于氮化镓器件（如氮化镓二极管或氮化镓晶体管）将形成在该层异质生长的氮化镓薄膜中，因此该层氮化镓薄膜被称为氮化镓基板。

硅衬底氮化镓基板的缺陷密度很大。这是因为氮化镓与硅的晶格常数和热膨胀系数严重失配：氮化镓的晶格常数为3.189，硅为5.43，两者失配度为-16.9%；氮化镓的热膨胀系数为5.59x10^-6/K，硅为3.59 x10^-6/K，两者失配度为36%。在硅衬底上高温形成氮化镓薄膜后，在晶圆冷却时会产生严重的拉伸应力，从而造成氮化镓薄膜中出现裂痕，该裂痕问题随之氮化镓基板的面积增大（或厚度增大）而变得更加严重。

为了解决硅和氮化镓晶格失配和热失配的问题，图形化衬底（patternedsubstrate）提供了一种新的思路。如图1所示，首先在硅衬底上形成网状图形10。由于网状图形将影响异质外延的生长，因此在网状图形10附近的氮化镓薄膜中会形成潜在的缺陷点。在晶圆12冷却过程中，这些潜在的缺陷点在受到拉伸应力时最有可能产生裂痕，从而避免在网状图形10内部随机形成裂痕。采用图形化衬底后，裂痕大多分布在网状图形10附近，网状图形10内部几乎没有裂痕。因此，网状图形10内部适合形成氮化镓器件。相应地，位于网状图形10内部的氮化镓基板被称为器件区域14、14`、14`，包围器件区域14的网状图形10为其边界区域18，这在图1中由虚线表示。在边界区域18中，网状图形可以采用凹陷结构（concave）或凸起结构（convex）。它们合称为边界结构。

传统的图形化衬底中的边界结构是连续的。尤其在在器件区域的边角附近，由于连续的边界结构限制应力的释放，边角附近的应力强度最大。因此，氮化镓薄膜的裂痕一般都起源于边角附近。如何降低器件区域边角处的应力强度是一个急需解决的问题。

发明内容

本发明的主要目的是提供一种降低异质外延片中应力的方法。

本发明的另一目的是提供一种在不增加生产成本的前提下，降低异质外延片中应力的方法。

根据这些以及别的目的，本发明提出一种一种半导体晶粒，其特征在于含有：一衬底，以及至少一在该衬底上通过一异质外延生长的半导体基板；至少一器件区域，所述器件区域由一边界区域包围并含有所述半导体基板；所述边界区域的衬底表面含有一不连续的边界结构，所述器件区域不含有该边界结构；所述器件区域构成一多边形，在所述多边形的至少一个边角附近，所述边界区域不含有所述边界结构。

附图说明

图1是一种图形化衬底的网状图形俯视图（以往技术）。

图2是第一种采用不连续边界结构器件区域的俯视图。

图3是第二种采用不连续边界结构器件区域的俯视图。

图4是第三种采用不连续边界结构器件区域的俯视图。

图5A是图2中采用不连续凹陷结构的器件区域沿XX`方向的截面图；图5B是该器件区域的第一实施例沿YY`方向的截面图；图5C是该器件区域的第二实施例沿YY`方向的截面图。