[发明专利]电容器阵列结构、半导体存储器及制备方法

说明书

技术领域

本发明属于半导体器件及制造领域，特别是涉及一种电容器阵列结构及其制造方法。

背景技术

动态随机存储器(Dynamic Random Access Memory，简称：DRAM)是计算机中常用的半导体存储器件，由许多重复的存储单元组成。每个存储单元通常包括电容器和晶体管；晶体管的栅极与字线相连、漏极与位线相连、源极与电容器相连；字线上的电压信号能够控制晶体管的打开或关闭，进而通过位线读取存储在电容器中的数据信息，或者通过位线将数据信息写入到电容器中进行存储。目前，在20nm一下的DRAM制程中，DRAM均采用堆栈式的电容构造，其电容器(Capacitor)是垂直的高深宽比的圆柱体形状以增加表面积。

然而，在现有的器件结构的制备中，在DRAM电容器结构中一般会在上电极板上方直接镀上金属钨材料作为钨栓塞(W plug)的接触点，但是，随着制程微缩，金属钨在溅镀时容易使电容器顶端的洞口(Container top)缩小，导致后续形成的填充层多晶硅再沉积时有提早封口的现象，如图1所示，另外，电容器与金属钨之间的电连接特性，后续工艺程式，如上层金属钨薄膜或者其他材料层会发生热膨胀，导致电容器特别是柱状下极板发生变形，从而影响整个电容器，乃至整个存储器的性能。

因此，如何提供一种电容器结构阵列、半导体存储器结构及各自的制备方法，以解决现有技术中填充材料层填充时出现封口问题、电容器与金属的连接性能问题以及热膨胀导致的电容器变形的问题实属必要。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种电容器结构阵列、半导体存储器结构及各自的制备方法，以解决现有技术中填充材料层填充时出现封口、电容器与金属的连接性能差以及热膨胀导致的电容器变形等问题。

为实现上述目的及其他相关目的，本发明提供一种电容器阵列结构的制备方法，包括如下步骤：

1)提供一半导体衬底，所述半导体衬底包含若干个位于内存数组结构中的电容接触节点，于所述半导体衬底上形成交替叠置的牺牲层及支撑层；

2)于步骤1)得到的结构上形成具有阵列排布的窗口的图形化掩膜层，并基于所述图形化掩膜层刻蚀所述牺牲层及所述支撑层，以形成与所述窗口对应的电容孔，所述电容孔显露所述电容接触节点；

3)于所述电容孔的底部及侧壁形成下电极层，并去除所述牺牲层，以显露所述下电极层的外表面；

4)于所述下电极层的内表面以及显露的外表面形成电容介质层，并于所述电容介质层的表面形成上电极内衬层；

5)于所述上电极内衬层的表面形成上电极填孔体，所述上电极填孔体填充于所述下电极层之间及所述下电极层内的间隙并延伸覆盖所述上电极内衬层；以及

6)于所述上电极填孔体表面形成上电极覆盖层。

作为本发明的一种优选方案，步骤5)中，所述上电极填孔体具有缓冲腔，且所述缓冲腔位于所述下电极层之间，用于释放应变。

作为本发明的一种优选方案，步骤1)中，形成的所述支撑层的数量大于形成的所述牺牲层的数量，且所述牺牲层及所述支撑层构成的叠层结构中的底层材料层及顶层材料层均为所述支撑层。

作为本发明的一种优选方案，所述支撑层的数量为三层，包括顶层支撑层、中间支撑层及底层支撑层，所述牺牲层的数量为两层，包括位于所述顶层支撑层与所述中间支撑层之间第一牺牲层以及位于所述底层支撑层与所述中间支撑层之间的第二牺牲层，步骤3)中，去除所述牺牲层的步骤包括：

3-1)于所述顶层支撑层内形成第一开口，以暴露出位于其下表面的所述第一牺牲层；

3-2)基于所述第一开口，采用湿法刻蚀工艺去除所述第一牺牲层；

3-3)于所述中间支撑层内形成第二开口，以暴露出位于其下表面的所述第二牺牲层；

3-4)基于所述第二开口，采用湿法刻蚀工艺去除所述第二牺牲层。

作为本发明的一种优选方案，步骤3-1)中，一个所述第一开口仅与一个所述电容孔交叠，或者一个所述第一开口同时与多个所述电容孔交叠；步骤3-3)中，一个所述第二开口仅与一个所述电容孔交叠，或者一个所述第二开口同时与多个所述电容孔交叠。

作为本发明的一种优选方案，所述电容孔的深宽比介于5～20之间，所述电容孔的高度范围在0.5～5μm内。

作为本发明的一种优选方案，部分的所述缓冲腔还位于所述电容孔限定的所述上电极填孔体内，且所述缓冲腔的横向尺寸不大于填充于所述电容孔内对应位置的所述上电极填孔体的横向尺寸的80％。