[发明专利]集成电路转接板在审

申请号：	201711349206.5	申请日：	2017-12-15
公开（公告）号：	CN108109989A	公开（公告）日：	2018-06-01
发明（设计）人：	冉文方	申请（专利权）人：	西安科锐盛创新科技有限公司
主分类号：	H01L23/538	分类号：	H01L23/538;H01L21/768;H01L27/02
代理公司：	西安嘉思特知识产权代理事务所(普通合伙) 61230	代理人：	李斌
地址：	710065 陕西省西安市高新区高新路86号***	国省代码：	陕西;61
权利要求书：	查看更多	说明书：	查看更多
摘要：
搜索关键词：	隔离沟槽二极管集成电路硅基衬转接板金属互连线抗静电能力层叠封装转接隔离层插塞凸点芯片
钻瓜网技术展会专利词库专利权人专利榜在售专利公布日期热门专利

【权利要求书】：

1.一种集成电路转接板(100)，其特征在于，包括：硅基衬底(101)、第一TSV孔(102)、第二TSV孔(103)、第一隔离沟槽(104)、第二隔离沟槽(105)、第三隔离沟槽(106)、第一二极管(107)、第二二极管(108)、插塞(109)、金属互连线(110)、凸点(111)及隔离层(112)；

所述第一TSV孔(102)、所述第一隔离沟槽(104)、所述第一二极管(107)、所述第二隔离沟槽(105)、所述第二TSV孔(103)、所述第三隔离沟槽(106)及所述第二二极管(108)沿横向依次间隔地设置于所述硅基衬底(101)中；

所述第一TSV孔(102)、所述第二TSV孔(103)、所述第一隔离沟槽(104)、所述第二隔离沟槽(105)及所述第三隔离沟槽(106)均沿纵向贯穿所述硅基衬底(101)；其中，所述第一TSV孔(102)与所述第二TSV孔(103)中填充多晶硅，所述第一隔离沟槽(104)、所述第二隔离沟槽(105)及所述第三隔离沟槽(106)中填充二氧化硅；

所述第一二极管(107)与所述第二二极管(108)的阳极设置于所述硅基衬底(101)上部，阴极设置于与所述硅基衬底(101)下部；

所述隔离层(112)设置于所述硅基衬底(101)上下表面；

所述插塞(109)设置于所述隔离层(112)中并分别位于所述多晶硅、所述第一二极管(107)及所述第二二极管(108)上下表面；

所述金属互连线(110)设置于所述隔离层(112)中并经所述插塞(109)使所述第一TSV孔(102)、所述第一二极管(107)、所述第二TSV孔(103)及所述第二二极管(108)串行连接；

所述凸点(111)设置于所述隔离层(112)中并经所述插塞(109)分别与所述第一TSV孔(102)的下端、所述第二TSV孔(103)的下端、所述第一二极管(107)的阴极及所述第二二极管(108)的阴极相连接。

2.根据权利要求1所述的集成电路转接板，其特征在于，所述硅基衬底(101)的晶向为(100)或者(110)或者(111)，掺杂浓度为1014～1017cm-3，厚度为450～550μm。

3.根据权利要求1所述的集成电路转接板，其特征在于，所述多晶硅的掺杂杂质为磷，掺杂浓度为2×1021cm-3。

4.根据权利要求1所述的集成电路转接板，其特征在于，所述第一二极管(107)与所述第二二极管(108)的阳极掺杂杂质为硼，掺杂浓度为5×1018cm-3。

5.根据权利要求1所述的集成电路转接板，其特征在于，所述第一二极管(107)与所述第二二极管(108)的阴极掺杂杂质为磷，掺杂浓度为5×1018cm-3。

6.根据权利要求1所述的集成电路转接板，其特征在于，所述插塞(109)为钨。

7.根据权利要求1所述的集成电路转接板，其特征在于，所述金属互连线(110)为铜。

8.根据权利要求1所述的集成电路转接板，其特征在于，所述凸点(111)为铜。