[发明专利]一种自对准曝光半导体结构的制作方法

说明书

本发明公开了一种自对准曝光半导体结构的制作方法，包括：提供半导体衬底，形成栅极材料层；形成核心图形层，包括多个间隔的核心，且至少一个间隔的尺寸小于等于设定尺寸；在多个核心两侧形成侧壁，使得位于小于等于设定尺寸间隔中的侧壁相连，其余间隔的侧壁之间暴露出栅极材料层；去除核心图形层；刻蚀栅极材料层；去除侧壁，获得多个第一栅极和至少一个第二栅极，第二栅极的宽度大于第一栅极的宽度；在第二栅极上形成接触孔。本发明只经过一次曝光就完成栅极结构的改变，节省了工序，降低了生产成本；不再通过periphery区的延生栅极，而是让cell区的第二栅极直接连接接触孔，简化了布局，避免了cell区和periphery区混淆在一起，工艺简单有序，生产效率提高。

技术领域

本发明涉及半导体制造技术领域，尤其是涉及一种自对准曝光半导体结构的制作方法。

背景技术

随着半导体硅栅工艺的发展，在半导体器件特别是存储器件中，由于器件的核心区域--存储单元(cell)区域上的栅极关键特征尺寸较小，无法直接在栅极上布局接触孔，而是需要在与器件的存储单元区域相连的外围区域(periphery区)多晶硅上刻蚀栅极用以连接接触孔，前后需要两次曝光，工艺较为繁琐，且布局复杂，将cell区与periphery区混杂在了一起，后续布局容易出错。

因此，目前亟需一种工艺简单、布局有序的自对准曝光半导体结构的制作方法。

发明内容

本发明的目的在于提供一种布局合理、工艺简洁的自对准曝光方法，以优化目前的栅极、接触孔布局工艺，精简生产制造步骤并降低生产成本。

为了达到上述目的，本发明提供了一种自对准曝光半导体结构的制作方法，包括步骤：

提供一半导体衬底，所述半导体衬底上形成有栅极材料层；

在所述栅极材料层上形成核心图形层，所述核心图形层包括多个间隔的核心，且至少一个间隔的尺寸小于等于设定尺寸；

在所述栅极材料层上的多个所述核心两侧形成侧壁，使得位于小于等于设定尺寸的间隔中的两个侧壁相连接，其余间隔中的两个侧壁之间暴露出所述栅极材料层；

去除所述核心图形层；

以所述侧壁为掩膜刻蚀所述栅极材料层；

去除所述侧壁，获得多个第一栅极和至少一个第二栅极，所述第二栅极的宽度大于所述第一栅极的宽度；以及

在所述第二栅极上形成接触孔。

可选的，所述栅极材料层采用多晶硅或金属材质。

可选的，所述栅极材料层采用化学气相淀积工艺淀积而成。

可选的，所述栅极材料层下方还形成有栅极介质层。

可选的，在所述栅极材料层上形成所述核心图形层的步骤包括：

在所述栅极材料层上淀积核心图形材料层；

刻蚀所述核心图形材料层，得到多个间隔的核心，且至少一个间隔的尺寸小于等于设定尺寸。

可选的，所述核心图形材料层为无定形碳、电介质薄膜、金属薄膜中的任意一种或任意多种的组合。

可选的，所述核心图形层上还淀积有抗反射层。

可选的，所述设定尺寸为0.020-0.090微米。

可选的，在所述栅极材料层上的多个所述核心两侧形成侧壁的步骤包括：

淀积间隔材料层，所述间隔材料层分布在多个所述核心和多个所述间隔暴露出的栅极材料层上；