[发明专利]半导体元件的制作方法

说明书

本发明公开了一种半导体元件的制作方法，包括以下步骤：提供基底，其中基底具有存储器区与电容区；于存储器区的基底上形成多条字线结构；于电容区的基底上形成电容结构；字线结构与电容结构各自包括位于基底上的第一介电层、位于第一介电层上的第一导体层、位于第一导体层上的第二介电层以及位于第二介电层上的第二导体层；移除字线结构的邻近存储器区的边缘的第二导体层，且同时移除电容结构的部分第二导体层，以于电容结构的第二导体层中形成暴露部分第二介电层的沟槽。

技术领域

本发明是有关于一种半导体元件的制作方法。

背景技术

随着工艺的演进到了纳米时代，线宽越来越小。当线宽尺寸开始小于曝光源的波长时，曝光源的光通过掩模便会产生光学邻近效应(optical proximity effect，OPE)，使图案化的光刻胶与掩模上的图案产生误差。在半导体工艺中，当通过图案化的光刻胶来定义出字线结构时，光学邻近效应会造成在每一字线结构中，邻近存储器区的边缘的部分的宽度大于其余部分的宽度。

邻近存储器区的边缘的字线结构的宽度较大，所以容易造成相邻的字线结构彼此接近或甚至连接，导致字线结构互相干扰，或者甚至产生字线结构桥接，进而产生短路的问题。传统的工艺中，在制作其他元件之前或之后，例如在制作电容结构之前，会使用额外的一道掩模对邻近存储器区的边缘的字线结构进行图案化工艺，以移除字线结构的宽度较大的部分。然而，上述额外进行的刻蚀工艺会增加制造成本与工艺步骤。

发明内容

本发明提供一种半导体元件的制作方法，能避免相邻的字线结构互相干扰以及短路的问题，且可以达到节省制造成本与减少工艺步骤的效果。

本发明的一种半导体元件的制作方法包括以下步骤。提供基底，其中基底具有存储器区与电容区。于存储器区的基底上形成多条字线结构。于电容区的基底上形成电容结构。字线结构与电容结构各自包括位于基底上的第一介电层、位于第一介电层上的第一导体层、位于第一导体层上的第二介电层以及位于第二介电层上的第二导体层。移除字线结构的邻近存储器区的边缘的第二导体层，且同时移除电容结构的部分第二导体层，以于电容结构的第二导体层中形成暴露部分第二介电层的沟槽。

本发明的一种半导体元件的制作方法包括以下步骤。提供基底，其具有存储器区与电容区。于基底中形成隔离结构，以定义出有源区。于有源区中的基底上形成第一介电层。于第一介电层上形成第一导体层。于基底上形成第二介电层。于第二介电层上形成第二导体层。进行图案化工艺，移除存储器区与电容区中的部分第一介电层、部分第一导体层、部分第二介电层以及部分第二导体层，以于存储器区中形成多条字线结构，且于电容区中形成电容结构。字线结构的延伸方向与所述隔离结构的延伸方向交错。移除字线结构的邻近存储器区的边缘的第二导体层，且同时移除电容结构的部分第二导体层，以于电容结构的第二导体层中形成暴露部分第二介电层的沟槽。

在本发明的一实施例中，上述的第一介电层例如是氧化物层。

在本发明的一实施例中，上述的第一导体层例如是多晶硅层。

在本发明的一实施例中，上述的第二介电层例如是由依序叠层的氧化物层、氮化物层与氧化物层所构成的复合层。

在本发明的一实施例中，上述的第二导体层例如是多晶硅层。

在本发明的一实施例中，上述的邻近存储器区的边缘的字线结构的第二导体层与电容结构的部分第二导体层是在同一个刻蚀工艺中被移除。

在本发明的一实施例中，在上述的每一字线结构中，邻近存储器区的边缘的部分的宽度大于其余部分的宽度。

在本发明的一实施例中，在上述的相邻的字线结构中，邻近存储器区的边缘的部分中的第二导体层互相连接。