[发明专利]具有去耦合沟道的场效应晶体管及其制造方法

说明书

提供了一种具有去耦合沟道的场效应晶体管及其制造方法。所述场效应晶体管(FET)包括基底和鳍，所述鳍包括从基底去耦合的至少一个沟道区。FET还包括：源电极和漏电极，位于所述鳍的相对侧上；栅极堆叠体，沿着所述鳍的沟道区的一对侧壁延伸。栅极堆叠体包括栅极介电层和位于栅极介电层上的金属层。FET还包括将鳍的沟道区与基底分隔开的氧化物分隔区。氧化物分隔区包括包含栅极堆叠体的栅极介电层的一部分的介电材料。氧化物分隔区从沟道区的面对基底的表面完全地延伸到基底的面对沟道区的表面。

本申请要求于2016年12月12日提交的第62/433,166号美国临时专利申请和于2017年4月11日提交的第15/485,188号美国非临时专利申请的优先权和权益，所述申请的全部内容通过引用包含于此。

技术领域

本公开总体上涉及场效应晶体管和制造场效应晶体管的方法。

背景技术

传统电路通常由非平面“鳍式”场效应晶体管(finFET)形成。传统finFET一般包括用作导电沟道区的多个垂直鳍。传统finFET不是环栅(GAA)结构，因此栅极控制仅位于鳍的侧部，这限制了栅极长度的缩放。

未来的技术已经设想将介电分隔区插入到导电沟道区中以将鳍划分或分隔成为一系列堆叠的纳米线状沟道区。与没有介电分隔区的传统finFET相比，这些介电分隔区通过改善对沟道电位的控制来改善栅极长度的缩放。除了因通过沿着每个纳米线状沟道区的侧壁的栅极介电层来与每个纳米线状沟道区进行栅极耦合之外，也因通过在每个纳米线状沟道区的顶部和底部的介电分隔区来与每个纳米线状沟道区进行栅极耦合而得到沟道电位的改善的沟道控制。此外，鳍的多个部分之间的介电分隔区增加了鳍的垂直侧壁导电表面的每归一化高度的有效电流驱动。

然而，与具有相同的总非归一化结构高度而没有介电分隔区的传统finFET相比，在鳍的多个部分之间的这些介电分隔区减小了鳍的垂直侧壁导电表面的总高度(即，每个纳米线状沟道区的高度总和)。减小垂直侧壁导电表面的总高度会减小鳍中的总电流驱动。因此，将介电分隔区插入到鳍中以创建一系列堆叠的纳米线状沟道区会导致在改善栅极长度的缩放与减小每总非归一化结构高度的总电流驱动之间的权衡。

发明内容

本公开涉及用于nFET器件和/或pFET器件的场效应晶体管(FET)的各种实施例。在一个实施例中，FET包括：基底；鳍，包括从基底去耦合的至少一个沟道区；源电极和漏电极，位于鳍的相对侧上；栅极堆叠体，沿着鳍的所述至少一个沟道区的一对侧壁延伸。栅极堆叠体包括栅极介电层和位于栅极介电层上的金属层。FET还包括将鳍的所述至少一个沟道区与基底分隔开的氧化物分隔区。氧化物分隔区包括介电材料，氧化物分隔区的介电材料包括栅极堆叠体的栅极介电层的一部分。氧化物分隔区从沟道区的面对基底的表面完全地延伸到基底的面对沟道区的表面。

沟道区可以具有约4nm至约10nm的沟道宽度，沟道区可以具有约20nm至约80nm的沟道高度。

沟道区可以具有约4nm至约7nm的沟道宽度，沟道区可以具有约40nm至约80nm的沟道高度。

沟道区可以具有约5nm至约6nm的沟道宽度，沟道区可以具有约45nm至约55nm的沟道高度。

沟道区可以具有约8nm至约30nm的沟道宽度，沟道区可以具有约5nm至约20nm的沟道高度。

沟道区可以具有约15nm至约30nm的沟道宽度，沟道区可以具有约5nm至约15nm的沟道高度。

氧化物分隔区可以具有约1nm至约5nm的厚度。

氧化物分隔区可以不在源电极或漏电极下面延伸。

所述至少一个沟道区可以是应变的。

鳍可以包括单个沟道区。