[发明专利]半导体功率器件及其制作方法

说明书

一种半导体功率器件包括N型衬底、位于N型衬底上的第一层N型外延、位于第一层N型外延表面的第一、第二及第三沟槽、分别位于第一、第二及第三沟槽中的第一、第二及第三P型外延、形成于第一层N型外延、第一、第二及第三P型外延上的第二层N型外延，形成于第二层N型外延表面的第一、第二、第P型注入区、贯穿第一P型注入区及第二层N型外延的第四沟槽、贯穿第二P型注入区及第二层N型外延的第五沟槽、贯穿第三P型注入区及第二层N型外延的第六沟槽、形成于第四、第五、第六沟槽壁的氧化硅、形成于氧化硅表面的第四、第五、第六沟槽中且分别连接第一、第二、第三P型外延的多晶硅、及位于第二层N型外延表面的P型主结。

【技术领域】

本发明涉及半导体器件制造技术领域，特别地，涉及一种半导体功率器件及其制作方法。

【背景技术】

半导体功率器件的最重要性能就是阻断高压，器件经过设计可以在PN结，金属-半导体接触，MOS界面的耗尽层上承受高压，随着外加电压的增大，耗尽层电场强度也会增大，最终超过材料极限出现雪崩击穿。在器件边缘耗尽区电场曲率增大，会导致电场强度比管芯内部大，在电压升高的过程中管芯边缘会早于管芯内部出现雪崩击穿，为了最大化器件的性能，需要在器件边缘设计分压结构，减少有源区(元胞区)边缘PN结的曲率，使耗尽层横向延伸，增强水平方向的耐压能力，使器件的边缘和内部同时发生击穿。截止环在分压结构和划片槽区域之间，分布在芯片的最外围，在高可靠性要求和模块封装的器件上是不可缺少的。

采用结终端扩展技术的终端结构是目前功率器件中最为普遍采用的分压结构之一。它的工艺非常简单，可以与有源区一起扩散形成,无须增加工艺步骤。结终端扩展技术是在主结的周围制作一圈轻掺杂的P型区域作为终端结构。当有源区的主结反偏时，终端结构会同时被耗尽。此时就相当于在漂移区的耗尽区内部引入了负电荷，这些负电荷将耗尽区扩展，并且本身也能吸收一部分电场，从而减小主结边缘处的电场尖峰。进而提高器件的抗击穿能力。

然而，目前常用的结终端扩展结构存在的缺点是表面氧化层的界面电荷会对器件表面电势产生很大影响，影响分压效果，使击穿电压降低。反向时PN结反偏形成耗尽区面积较大，随之而来寄生电容会增加器件的开关损耗。

【发明内容】

针对现有方法的不足，本发明提出了一种半导体功率器件及其制作方法。

一种半导体功率器件，其分为有源区及位于所述有源区外围的终端结构区，所述半导体功率器件还包括N型衬底、位于所述N型衬底上的第一层N型外延、位于所述终端结构区的所述第一层N型外延表面的第一沟槽、第二沟槽及第三沟槽、位于所述第一沟槽中且延伸至所述第一层N型外延表面的第一P型外延、位于所述第二沟槽中且延伸至所述第一层N型外延表面的第二P型外延、位于所述第三沟槽中且延伸至所述第一层N型外延表面的第三P型外延、形成于所述第一层N型外延、所述第一、第二及第三P型外延上的第二层N型外延，形成于所述第二层N型外延表面且位于所述终端结构区分别对应所述第一、第二P及第三P型外延的第一、第二、第三P型注入区、贯穿所述第一P型注入区及所述第二层N型外延且对应所述第一P型外延的第四沟槽、贯穿所述第二P型注入区及所述第二层N型外延且对应所述第二P型外延的第五沟槽、贯穿所述第三P型注入区及所述第二层N型外延且对应所述第三P型外延的第六沟槽、形成于所述第四、第五、第六沟槽壁的氧化硅、形成于所述氧化硅表面的所述第四、第五、第六沟槽中且分别连接所述第一、第二、第三P型外延的多晶硅、及位于所述有源区的所述第二层N型外延表面的P型主结。

在一种实施方式中，所述半导体功率器件还包括氧化硅层，所述氧化硅层形成于所述第二层N型外延上、所述第一、第二及第三P型注入区上、及所述P型主结上，所述氧化硅层包括分别对应所述第四、第五及第六沟槽的第一通孔、第二通孔及第三通孔。

在一种实施方式中，所述半导体功率器件还包括多晶硅层，所述多晶硅层形成于所述氧化硅上且通过所述第一通孔、第二通孔及第三通孔与所述第四、第五及第六沟槽中的多晶硅连接。