[发明专利]半导体功率器件及其制作方法

权利要求书

1.一种半导体功率器件的制作方法，其半导体功率器件包括有源区及位于所述有源区外围的终端结构区，其特征在于：所述半导体功率器件包括N型衬底、位于所述N型衬底上的第一层N型外延、位于所述终端结构区的所述第一层N型外延表面的第一沟槽、第二沟槽及第三沟槽、位于所述第一沟槽中且延伸至所述第一层N型外延表面的第一P型外延、位于所述第二沟槽中且延伸至所述第一层N型外延表面的第二P型外延、位于所述第三沟槽中且延伸至所述第一层N型外延表面的第三P型外延、形成于所述第一层N型外延、所述第一、第二及第三P型外延上的第二层N型外延，形成于所述第二层N型外延表面且位于所述终端结构区分别对应所述第一、第二P及第三P型外延的第一、第二、第三P型注入区、贯穿所述第一P型注入区及所述第二层N型外延且对应所述第一P型外延的第四沟槽、贯穿所述第二P型注入区及所述第二层N型外延且对应所述第二P型外延的第五沟槽、贯穿所述第三P型注入区及所述第二层N型外延且对应所述第三P型外延的第六沟槽、形成于所述第四、第五、第六沟槽壁的氧化硅、形成于所述氧化硅表面的所述第四、第五、第六沟槽中且分别连接所述第一、第二、第三P型外延的多晶硅、及位于所述有源区的所述第二层N型外延表面的P型主结；

其制作方法包括如下步骤：

提供N型衬底，在所述N型衬底表面形成第一层N型外延，在所述第一层N型外延表面形成第一沟槽、第二沟槽及第三沟槽；

在所述第一层N型外延表面及所述第一、第二及第三沟槽中形成P型外延层；

去除所述第一层N型外延表面的部分P型外延层，使得所述第一、第二、及第三沟槽中、所述第一、第二及第三沟槽上、邻近所述第一、第二、第三沟槽的第一层N型外延表面的部分P型外延层保留，其中所述第一沟槽中、所述第一沟槽上及邻近所述第一沟槽的第一层N型外延表面的部分P型外延层为第一P型外延，所述第二沟槽中、所述第二沟槽上及邻近所述第二沟槽的第一层N型外延表面的部分P型外延层为第二P型外延，所述第三沟槽中、所述第三沟槽上及邻近所述第三沟槽的第一层N型外延表面的部分P型外延层为第三P型外延；

在所述第一层N型外延、所述第一、第二及第三P型外延上形成第二层N型外延；

在所述第二层N型外延上形成氧化硅层，刻蚀所述氧化硅层形成贯穿所述氧化硅层的第一通孔、第二通孔、第三通孔及第四通孔，所述第一、第二及第三通孔的位置分别与所述第一、第二及第三P型外延正对，利用所述第一、第二、第三及第四通孔对所述第二层N型外延进行P型离子注入；

进行热退火对P型离子进行激活与推进从而形成对应所述第一通孔的第一P型注入区、对应所述第二通孔的第二P型注入区、对应所述第三通孔的第三P型注入区及对应所述第四通孔的P型主结；

在所述第一、第二及第三通孔侧壁形成氧化硅使得所述第一、第二及第三通孔缩小，且在所述第四通孔中填充满氧化硅；

利用所述缩小后的第一、第二及第三通孔对所述第一、第二、第三P型注入区及所述第二层N型外延进行刻蚀，以形成贯穿所述第一P型注入区及下方的第二层N型外延的第四沟槽、贯穿所述第二P型注入区及下方的第二层N型外延的第五沟槽、贯穿所述第三P型注入区及下方的第二层N型外延的第六沟槽；

在所述第四、第五及第六沟槽的侧壁形成氧化硅；及

在所述第四、第五、第六沟槽中形成分别连接所述第一、第二、第三P型外延的多晶硅。

2.如权利要求1所述的半导体功率器件的制作方法，其特征在于：所述半导体功率器件还包括氧化硅层，所述氧化硅层形成于所述第二层N型外延上、所述第一、第二及第三P型注入区上、及所述P型主结上，所述氧化硅层包括分别对应所述第四、第五及第六沟槽的第一通孔、第二通孔及第三通孔。

3.如权利要求2所述的半导体功率器件的制作方法，其特征在于：所述半导体功率器件还包括多晶硅层，所述多晶硅层形成于所述氧化硅上且通过所述第一通孔、第二通孔及第三通孔与所述第四、第五及第六沟槽

中的多晶硅连接。

4.如权利要求1所述的半导体功率器件的制作方法，其特征在于：所述第一沟槽、第二沟槽及所述第三沟槽的数量依次增多。