[发明专利]膜上芯片封装件

说明书

本发明公开一种膜上芯片封装件，其包含基底膜、图案化电路层、阻焊层、芯片和第一导电膜。基底膜包含第一表面和位于第一表面上的安装区域。图案化电路层设置在第一表面上。阻焊层部分地覆盖图案化电路层。芯片设置在安装区域中并且电连接到图案化电路层。第一导电膜覆盖第一阻焊层的至少一部分和暴露图案化电路层的至少一部分的开口，其中第一导电膜被配置成屏蔽芯片发出的电磁干扰(electromagnetic interference,EMI)并且电连接到图案化电路层。

技术领域

本发明涉及一种芯片封装件。更具体地说，本发明涉及一种膜上芯片封装件。

背景技术

在半导体生产中，集成电路(integrated circuit,IC)的制造可分成三个不同阶段，即，芯片制作阶段、集成电路制作阶段和IC封装阶段(例如应用膜上芯片(chip-on-film,COF)封装件)。

常规地，对COF封装件没有屏蔽电磁干扰(electromagnetic interference,EMI)的措施。然而，在COF封装件结合其它功能(例如，触摸面板)或应用在小型或中型大小面板时观察到各种集成电路与芯片之间发生越来越多的电磁干扰，因此限制了可供用于装配并安装集成电路和芯片的空间。

发明内容

因此，本发明的目的在于提供一种膜上芯片封装件，其针对装配并安装在其中的集成电路和芯片具有充分电磁干扰屏蔽。

为达上述目的，本发明提供一种膜上芯片封装件，其包含基底膜、图案化电路层、阻焊层、芯片和第一导电膜。基底膜包含第一表面和位于第一表面上的安装区域。图案化电路层设置在第一表面上。第一阻焊层部分地覆盖图案化电路层。芯片设置在安装区域中并且电连接到图案化电路层。第一导电膜覆盖第一阻焊层的至少一部分和暴露图案化电路层的至少一部分的开口。第一导电膜被配置成屏蔽芯片发出的电磁干扰并且电连接到图案化电路层。

根据本发明的实施例，导电层设置在第一导电膜与图案化电路层之间。

根据本发明的实施例，第一导电膜胶合、层压、涂布或溅镀到第一阻焊层的至少一部分和导电层上。

根据本发明的实施例，第一导电膜胶合、层压、涂布或溅镀到第一阻焊层的至少一部分和开口上。

根据本发明的实施例，膜上芯片封装件进一步包含穿透图案化电路层和基底膜的第一穿孔。开口与第一穿孔对准。

根据本发明的实施例，膜上芯片封装件进一步包含覆盖开口的第一侧壁的至少一部分以及第一穿孔的第二侧壁的至少一部分的导电涂层。

根据本发明的实施例，膜上芯片封装件进一步包含覆盖第一穿孔的第二侧壁的至少一部分的导电涂层。

根据本发明的实施例，膜上芯片封装件进一步包含填充第一穿孔的至少一部分的导电填充物。

根据本发明的实施例，开口是圆形、椭圆形、三角形、矩形、带形或多边形。

根据本发明的实施例，基底膜是聚酰亚胺(polyimide,PI)膜。

根据本发明的实施例，膜上芯片封装件进一步包含金属层和第二阻焊层。金属层设置在基底膜的第二表面上。第二阻焊层覆盖金属层的第三表面。

根据本发明的实施例，膜上芯片封装件进一步包含穿透图案化电路层、基底膜、金属层和第二阻焊层的第二穿孔，其中开口与第二穿孔对准。

根据本发明的实施例，膜上芯片封装件进一步包含导电涂层，所述导电涂层覆盖开口的第一侧壁的至少一部分以及第二穿孔的第三侧壁的至少一部分。

根据本发明的实施例，膜上芯片封装件进一步包含覆盖第二穿孔的第三侧壁的至少一部分的导电涂层。

根据本发明的实施例，膜上芯片封装件进一步包含填充第二穿孔的至少一部分的导电填充物。