[发明专利]膜上芯片封装件在审
申请号: | 201711306816.7 | 申请日: | 2017-12-11 |
公开(公告)号: | CN108878379A | 公开(公告)日: | 2018-11-23 |
发明(设计)人: | 黄文静;林泰宏 | 申请(专利权)人: | 联咏科技股份有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/495;H01L23/60 |
代理公司: | 北京市柳沈律师事务所 11105 | 代理人: | 陈小雯 |
地址: | 中国台湾新竹*** | 国省代码: | 中国台湾;71 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 图案化电路层 第一表面 阻焊层 安装区域 膜上芯片 导电膜 电连接 封装件 基底膜 芯片 导电膜覆盖 电磁干扰 屏蔽 开口 暴露 覆盖 配置 | ||
1.一种膜上芯片封装件,其特征在于,包括:
基底膜,其包括第一表面以及位于所述第一表面上的安装区域;
图案化电路层,其设置在所述第一表面上;
第一阻焊层,其部分地覆盖所述图案化电路层;
芯片,其设置在所述安装区域中并且电连接到所述图案化电路层;以及
第一导电膜,其被配置成屏蔽所述芯片发出的电磁干扰、覆盖所述第一阻焊层的至少一部分和暴露所述图案化电路层的至少一部分的开口,其中所述第一导电膜电连接到所述图案化电路层。
2.根据权利要求1所述的膜上芯片封装件,其中导电层设置在所述第一导电膜与所述图案化电路层之间。
3.根据权利要求2所述的膜上芯片封装件,其中所述第一导电膜胶合、层压、涂布或溅镀到所述阻焊层的至少一部分和所述导电层上。
4.根据权利要求1所述的膜上芯片封装件,其中所述第一导电膜胶合、层压、涂布或溅镀到所述第一阻焊层的所述至少一部分和所述开口上。
5.根据权利要求1所述的膜上芯片封装件,其进一步包括穿透所述图案化电路层以及所述基底膜的第一穿孔,其中所述开口与所述第一穿孔对准。
6.根据权利要求5所述的膜上芯片封装件,其进一步包括覆盖所述开口的第一侧壁的至少一部分以及所述第一穿孔的第二侧壁的至少一部分的导电涂层。
7.根据权利要求5所述的膜上芯片封装件,其进一步包括覆盖所述第一穿孔的第二侧壁的至少一部分的导电涂层。
8.根据权利要求5所述的膜上芯片封装件,其进一步包括填充所述第一穿孔的至少一部分的导电填充物。
9.根据权利要求1所述的膜上芯片封装件,其中所述开口是圆形、椭圆形、三角形、正方形、矩形、带形或多边形。
10.根据权利要求1所述的膜上芯片封装件,其中所述基底膜是聚酰亚胺膜。
11.根据权利要求1所述的膜上芯片封装件,其进一步包括:
金属层,其设置在所述基底膜的第二表面上;以及
第二阻焊层,其覆盖所述金属层的第三表面。
12.根据权利要求11所述的膜上芯片封装件,其进一步包括穿透所述图案化电路层、所述基底膜、所述金属层以及所述第二阻焊层的第二穿孔,其中所述开口与所述第二穿孔对准。
13.根据权利要求12所述的膜上芯片封装件,其进一步包括覆盖所述开口的第一侧壁的至少一部分以及所述第二穿孔的第三侧壁的至少一部分的导电涂层。
14.根据权利要求12所述的膜上芯片封装件,其进一步包括覆盖所述第二穿孔的第三侧壁的至少一部分的导电涂层。
15.根据权利要求12所述的膜上芯片封装件,其进一步包括填充所述第二穿孔的至少一部分的导电填充物。
16.根据权利要求1所述的膜上芯片封装件,其进一步包括:
第二导电膜,其被配置成屏蔽所述芯片发出的电磁干扰,且设置在所述基底膜的第二表面上。
17.根据权利要求16所述的膜上芯片封装件,其进一步包括穿透所述图案化电路层、所述基底膜以及所述第二导电膜的第三穿孔,其中所述开口与所述第三穿孔对准。
18.根据权利要求17所述的膜上芯片封装件,其进一步包括覆盖所述开口的第一侧壁的至少一部分和所述第三穿孔的第四侧壁的导电涂层。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于联咏科技股份有限公司,未经联咏科技股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711306816.7/1.html,转载请声明来源钻瓜专利网。
- 上一篇:三维集成电路结构及其制造方法
- 下一篇:扇出型电子器件封装件