[发明专利]一种异质结沟槽绝缘栅型场效应管

说明书

技术领域

本发明属于半导体功率器件技术领域，特别涉及一种异质结沟槽绝缘栅型场效应管。

背景技术

宽禁带半导体材料碳化硅(SiC)是制备高压电力电子器件的理想材料，相较于硅材料，SiC材料具有击穿电场强度高(4×10⁶V/cm)、载流子饱和漂移速度高(2×10⁷cm/s)、热导率高及热稳定性好等优点，因此特别适合用于制作大功率、高压、高温和抗辐射的电子器件。采用SiC材料制作的U型槽栅型场效应晶体管(SiC UMOS)是目前发展前景最好的功率MOS器件之一，相对于其他两种典型垂直功率MOS器件——VVMOS和VDMOS，UMOS解决了VVMOS器件所存在的V型槽腐蚀难以，栅氧化层暴露，阈值电压不稳定，可靠性不高诸多问题；同时也避免了VDMOS存在的JFET效应，因此相较VVMOS、VDMOS二者拥有较低的开态电阻和更低的功耗损失；此外，由于UMOS具有较小的元胞尺寸，故有利于实现更高的沟道密度。

然而，SiC MOS器件普遍存在一个问题，即载流子沟道迁移率很低。这一问题的根本原因在于：SiC/SiO₂界面的高界面态。对于SiC MOS器件，沟道处的高界面态俘获电荷会形成大量散射中心，扰乱沟道内的载流子的传输，从而大大降低反型层载流子的平均漂移速度和迁移率。一方面，由于在忽略电极的欧姆接触电阻的情况下，UMOS器件的正向导通电阻主要为漂移区电阻加沟道电阻，因为沟道电子迁移率远远低于体迁移率，所以导致沟道电阻远远大于漂移区电阻，因此沟道电子迁移率是影响导通电阻的最主要因素。由低沟道载流子迁移率所引起器件导通电阻过高的问题，已经成为了SiC MOS器件所面临的最大问题，也是本领域技术人员亟待解决的技术问题。另一方面，高界面态和宽禁带宽度还会带来沟道电容较大的问题，进而导致器件的开关速度变慢，损耗增大。

发明内容

鉴于现有技术所存在的不足，本发明的发明目的在于：针对SiC MOS器件载流子迁移率低和沟道电容较大等问题，提出了一种异质结沟槽绝缘栅型场效应管，通过将传统SiC UMOS器件的沟道体区与源区采用硅材料替换，利用硅与二氧化硅之间良好的界面态以及硅材料的窄禁带宽度，达到增大器件正向电流、降低反向传输电容和降低开关损耗的目的。

本发明为解决上述问题所采用的技术方案如下：一种异质结沟槽绝缘栅型场效应管，包括：第一导电类型半导体漏极欧姆接触区8，其正面和背面依次设有第一导电类型半导体漂移区7和漏电极9，第一导电类型半导体漂移区7的顶层中央具有沿器件垂直方向设置的沟槽，沟槽中设有栅电极1，栅电极1与沟槽内壁之间设有栅氧化层2，沟槽两侧的第一导电类型半导体漂移区7的顶层分别设有与栅氧化层2相接触的第二导电类型半导体沟道体区6，第二导电类型半导体沟道体区6的顶层设有与栅氧化层2相接触的第一导电类型半导体源区3，第一导电类型半导体源区3和第二导电类型半导体沟道体区6均与设于其上方的源电极4等电位；其特征在于：第一导电类型半导体源区3和第二导电类型半导体沟道体区6的材料为硅材料，第一导电类型半导体漂移区7和第一导电类型半导体漏极欧姆接触区8的材料为碳化硅。

进一步的是，本发明中第二导电类型半导体沟道体区6与源电极4之间通过第二导电类型半导体源极欧姆接触区5相连实现等电位。

进一步的是，为了避免栅氧化层2和第二导电类型半导体沟道体区6沟道中的电场过高，本发明在第一导电类型半导体漂移区7中设置了第二导电类型半导体保护区10对电场进行屏蔽，所述第二导电类型半导体保护区10位于沟槽底部下方。

进一步的是，为了避免第二导电类型半导体保护区10与第一导电类型半导体漂移区7所形成PN结的势垒区宽度过大从而形成JEFT效应，本发明在第一导电类型半导体漂移区7中设置了与第二导电类型半导体保护区10相接触的第一导电类型半导体JFET区11以保证器件正向特性，具体地，第一导电类型半导体JFET区11的掺杂浓度大于第一导电类型半导体漂移区7的掺杂浓度；所述第一导电类型半导体JFET区11位于第二导电类型半导体保护区10的上方和/或第二导电类型半导体保护区10之间。

具体地，本发明中第一导电类型半导体为N型半导体，第二导电类型半导体为P型半导体或者本发明中第一导电类型半导体为P型半导体，第二导电类型半导体为N型半导体。