[发明专利]包括引线框的集成电路封装体有效
申请号: | 201711268379.4 | 申请日: | 2017-12-05 |
公开(公告)号: | CN108155157B | 公开(公告)日: | 2023-03-10 |
发明(设计)人: | P·蒙特罗;J·陈;D·雅兹伯克;J·毕尔巴鄂德蒙迪扎巴尔;W·严 | 申请(专利权)人: | 迈来芯电子科技有限公司 |
主分类号: | H01L23/31 | 分类号: | H01L23/31;H01L23/495;H01L21/60;H01L21/56 |
代理公司: | 上海专利商标事务所有限公司 31100 | 代理人: | 姬利永;黄嵩泉 |
地址: | 瑞士*** | 国省代码: | 暂无信息 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 包括 引线 集成电路 封装 | ||
1.一种集成电路封装体(10),包括:
引线框(1),具有多条引线并且具有电流导体,所述电流导体形成连接所述多条引线中的至少两条引线(13,14)的导电路径,以及
半导体裸片(2),包括集成电路并具有相反的第一和第二表面,所述第一表面接近所述电流导体并且所述第二表面远离所述电流导体,
其中,所述至少两条引线中的每一条引线包括凹槽(4),所述凹槽用于在垂直于所述第一表面的方向上将每条相应的引线与所述半导体裸片局部地隔开,其中,所述凹槽(4)至少包括每条相应的引线的与所述半导体裸片的边缘重叠的一部分。
2.如权利要求1所述的集成电路封装体,其中,所述凹槽(4)沿着每条相应的引线的纵向方向具有V状或U状轮廓。
3.如权利要求1所述的集成电路封装体,其中,相对于所述凹槽(4)外部的每条相应的引线的高度,所述凹槽(4)由每条相应的引线的减小的高度来形成。
4.如权利要求3所述的集成电路封装体,其中,所述至少两条引线(13,14)中的每一条引线的顶表面被凹入使得形成所述凹槽(4),所述顶表面邻近所述半导体裸片。
5.如权利要求1所述的集成电路封装体,其中,所述至少两条引线(13,14)中的每一条在垂直于所述第一表面的所述方向上在预定距离上、相对于所述凹槽外部的每条相应的引线在所述凹槽(4)中偏移。
6.如权利要求1至5中任一项所述的集成电路封装体,其中,所述半导体裸片进一步包括在所述第一表面上的钝化层。
7.如权利要求6所述的集成电路封装体,其中,所述钝化层包括聚酰亚胺钝化层。
8.如权利要求1至5中任一项所述的集成电路封装体,所述集成电路封装体是电流传感器,其中,所述半导体裸片(2)的所述集成电路包括磁场感测电路(3),所述磁场感测电路被适配用于感测与初级电流相关联的磁场,所述集成电路还被适配用于基于所感测的磁场提供指示所述初级电流的输出信号,其中,所述至少两条引线被适配用于接收所述初级电流并且所述电流导体被安排为使得允许在所述磁场与所述磁场感测电路(3)之间的相互作用。
9.如权利要求8所述的集成电路封装体,其中,所述磁场感测电路(3)包括至少一个霍尔传感器。
10.如权利要求8所述的集成电路封装体,其中,所述磁场感测电路包括被配置用于在差分模式下运行的至少两个磁性传感器。
11.如权利要求8所述的集成电路封装体,其中,所述至少一个电流导体与所述集成电路电流地绝缘。
12.如权利要求1至5中任一项所述的集成电路封装体,进一步包括:模制材料,所述模制材料形成在所述引线框的至少一部分以及所述半导体裸片的至少一部分的周围,从而形成模制封装体主体。
13.一种用于制造集成电路封装体的方法,所述方法包括:
-提供半导体裸片(2),所述半导体裸片具有相反的第一和第二表面并包括集成电路;
-提供引线框(1),所述引线框包括多条引线(5)并且包括电流导体,所述电流导体形成连接所述多条引线中的至少两条引线(13,14)的导电路径,
-在所述至少两条引线(13,14)中的每一条中提供凹槽(4);以及
-将所述引线框和所述半导体裸片安排成使得所述半导体裸片的所述第一表面接近所述电流导体并且所述第二表面远离所述电流导体,
其中,所述凹槽(4)被提供在所述至少两条引线(13,14)中的每一条中,使得所述凹槽在垂直于所述第一表面的方向上将每条相应的引线与所述半导体裸片局部地隔开,并且使得所述凹槽(4)至少包括每条相应的引线的与所述半导体裸片的边缘重叠的一部分。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于迈来芯电子科技有限公司,未经迈来芯电子科技有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201711268379.4/1.html,转载请声明来源钻瓜专利网。
- 上一篇:半导体封装结构及其制造方法
- 下一篇:大容量存储器电路的3D封装结构