[发明专利]半导体结构的布局、半导体装置及其形成方法

说明书

本发明公开一种半导体结构的布局、半导体装置及其形成方法。其中该半导体结构的布局包含沿着第一方向排列并排成多列的多个图案，且各图案之间具有相同的间距。多个图案构成区域，区域包含第一侧边与第二侧边，第一侧边朝向第一方向延伸，而第二侧边则朝向不同于第一方向的第二方向延伸，并具有一锯齿状。其中，第二侧边包含多个片段，各片段的长度大于至少两倍的间距。

技术领域

本发明涉及一种半导体结构的布局及其制作工艺，特别是涉及一种呈矩阵排列的半导体结构的布局、半导体装置以及其制作工艺。

背景技术

在半导体制作工艺中，一些微结构的制造，需要在半导体基材/膜层、介电材料层或金属材料层等适当的基材或材料层中，利用光刻及蚀刻等制作工艺，形成具有精确尺寸的微小图案。为达到此目的，在传统的半导体技术中，是在目标材料层之上形成掩模层(mask layer)，以便先在该掩模层中形成/定义这些微小图案，随后将该等图案转移至目标膜层。一般而言，掩模层例如是通过光刻制作工艺形成的图案化光致抗蚀剂层，和/或利用该图案化光致抗蚀剂层形成的图案化掩模层。

随着集成电路的复杂化，这些微小图案的尺寸不断地减小，所以用来产生特征图案的设备就必须满足制作工艺分辨率及叠对准确度(overlay accuracy)的严格要求，单一图案化(single patterning)方法已无法满足制造微小线宽图案的分辨率需求或制作工艺需求。是以，如何改良该些微结构的现有制作工艺及其布局即为本领域现今的重要课题之一。

发明内容

本发明的一目的在于提供一种半导体结构的布局，其是由多个图案排成不规则的锯齿状侧边，形成该半导体结构的密集区或存储器区，以提升该半导体结构的制作工艺宽裕度。

本发明的另一目的在于提供一种半导体装置，其是由多个图案排成不规则的锯齿状侧边，形成该半导体装置的密集区或存储器区，由此，有利于提升该半导体装置的制作工艺宽裕度。

本发明的另一目的在于提供一种半导体装置的制作工艺，其是利用多重图案化制作工艺，例如是侧壁图案转移(sidewall image transfer,SIT)技术搭配不同光掩模的使用，形成多个图案，并排列成不规则的锯齿状侧边。由此，可在简化制作工艺与节省光掩模使用数的前提下，形成布局相对密集且尺寸相对微小的半导体结构。

为达上述目的，本发明的一实施例提供一种半导体结构的布局，其包含沿着一第一方向排列并排成多列的多个图案。各该图案之间彼此间隔，且该些图案排列成一个区域，该区域包含一个第一侧边与一个第二侧边。该第一侧边朝向该第一方向延伸，而该第二侧边则朝向不同于该第一方向的一个第二方向延伸，并具有一锯齿状，其中，该第二侧边包含多个片段，各该片段包含两个或两个以上的该图案。

为达上述目的，本发明的一实施例提供一种半导体装置，其包含一个基底以及一个材料层。该基底具有一个第一区域以及一个第二区域，该材料层则设置在该基底上，并包含多个图案，且各该图案彼此间隔。其中，该些图案在该第一区域内排列成至少二个锯齿状侧边，且各该锯齿状侧边包含多个片段，各该片段包含两个或两个以上的该图案。

为达上述目的，本发明的一实施例提供一种半导体装置的制作工艺，其包含以下步骤。首先，提供一个基底，其包含一个第一区域以及一个第二区域。接着，在该基底上形成该材料层，该材料层包含多个图案，且各该图案彼此间隔。其中，该些图案在该第一区域内排列成至少二个锯齿状侧边，且各该锯齿状侧边包含多个片段，各该片段包含两个或两个以上的该图案。

整体来说，本发明是利用侧壁转移技术，搭配不同光掩模的使用，形成可排列成不规则锯齿状侧边的多个图案。由此，可在简化制作工艺与节省光掩模使用数的前提下，形成布局相对密集且尺寸相对微小的半导体结构。

附图说明

图1为本发明第一优选实施例中半导体结构的布局示意图；

图2至图4为本发明一优选实施例中半导体装置的形成方法的示意图；其中：