[发明专利]存储器元件及其操作方法

权利要求书

1.一种存储器元件，包括：

一外围电路部分以及一阵列部分，其中该阵列部分位于该外围电路部分上，其中该阵列部分包括：

一底导电层；

一隔离层，位于底导电层上；

一半导体基材，位于隔离层上，其中该底导电层与该半导体基材是通过该隔离层电性绝缘；其中，该半导体基材共形的毯覆于该隔离层上，并具有一底表面；该隔离层共形的毯覆于该底导电层上，并具有一底表面；该底导电层具有一顶表面，该底导电层的该顶表面低于该半导体基材的该底表面及该隔离层的该底表面；

一多层叠层结构，位于半导体基材上；其中该多层叠层结构包括：

一第一绝缘层，位于该半导体基材上；

一第一导电层，位于该第一绝缘层上；

多个第二绝缘层，位于该第一绝缘层之上；以及

多个第二导电层，与这些第二绝缘层交错叠层，且这些第二导电层是绝缘于该第一导电层；

一通道层，位于至少一第一贯穿开口的至少一侧壁上，且电性接触该半导体基材，其中该第一贯穿开口穿过该多层叠层结构以暴露出该半导体基材；以及

一存储层，位于该通道层与该第一导电层之间，以及该通道层与这些第二导电层之间；

一底连接线，电性连接该底导电层与该外围电路，且该底连接线系从该底导电层的一底表面朝远离该半导体基材的方向延伸而电性连接于该外围电路；

其中，该存储器元件更包括一金属插塞，该半导体基材还包括一用于与该金属插塞电性连接的第一阱，且该金属插塞的底表面高于该隔离层；该隔离层与该存储层采用不同的材料且该隔离层与该存储层非在同一步骤中形成。

2.根据权利要求1所述的存储器元件，其中该底导电层是多晶硅、p型的半导体材料、n型掺杂的半导体材料、金属或上述的任一组合。

3.根据权利要求1所述的存储器元件，其中该底导电层的厚度是介于400埃至600埃的范围中。

4.根据权利要求1所述的存储器元件，其中该半导体基材是配置于该底导电层及该第一导电层之间。

5.根据权利要求1所述的存储器元件，更包括：

一间隙壁介电层，位于一第二贯穿开口的至少一侧壁上，其中该第二贯穿开口穿过该多层叠层结构，将该半导体基材暴露于外；该金属插塞位于该第二贯穿开口中，与该半导体基材电性接触，且通过该间隙壁介电层与该第一导电层及这些第二导电层电性隔离；

一绝缘材料填充该第一贯穿开口，并在该第一贯穿开口中形成至少一空气间隙；以及

一焊垫，位于该绝缘材料上，并且与该通道层接触。