[发明专利]NAND存储器及其制备方法

说明书

本发明公开了一种NAND存储器，包括：等级层堆栈、NAND串、共源触点和源端导电层；所述等级层堆栈包括由导体层和绝缘层交替堆叠形成的导体/绝缘体叠层；所述NAND串和所述共源触点在垂直于所述等级层堆栈中的导体层或绝缘层的第一方向上延伸贯穿所述等级层堆栈；所述源端导电层覆盖所述等级层堆栈，并与所述NAND串第一端和所述共源触点的第一端接触，所述NAND串和所述共源触点通过所述源端导电层形成电性连接；所述源端导电层的导电区由金属、金属合金和金属硅化物中的一种或多种的组合构成。本发明旨在提高器件的操作速度以及外围器件对存储块的源端的驱动能力。

技术领域

本发明涉及一种NAND存储器及其制备方法，尤其涉及一种形成3D NAND闪存的NAND存储器及其制备方法。

背景技术

随着对高度集成电子装置的持续重视，对以更高的速度和更低的功率运行并具有增大的器件密度的半导体存储器件存在持续的需求。为达到这一目的，已经发展了具有更小尺寸的器件和具有以水平和垂直阵列布置的晶体管单元的多层器件。3D NAND是业界所研发的一种新兴的闪存类型，通过垂直堆叠多层数据存储单元来解决2D或者平面NAND闪存带来的限制，其具备卓越的精度，支持在更小的空间内容纳更高的存储容量，可打造出存储容量比同类NAND技术高达数倍的存储设备，进而有效降低成本和能耗，能全面满足众多消费类移动设备和要求最严苛的企业部署的需求。

现有的3D NAND存储器中，利用源极选择门控制硅基板上源端通道的导通与关断，进而将电流由NAND串传导至共源触点。上述结构存在如下问题：1、通过源极选择门控制源端通道的导通与关断，源端通道从关断到导通需要一定的时间，且受源极选择门控制导通的源端通道的电阻较大，导致器件的操作速度下降；2、受源极选择门控制导通的源端通道的电阻较大，由于整个存储块共享一个下选择栅，外围CMOS器件驱动整个存储块的源端难度较大。

发明内容

本发明提供了一种NAND存储器及其制备方法，旨在提高器件的操作速度以及外围器件对存储块的源端的驱动能力。

按照本发明的一个方面，提供了一种NAND存储器，包括：等级层堆栈、NAND串、共源触点和源端导电层；所述等级层堆栈包括由导体层和绝缘层交替堆叠形成的导体/绝缘体叠层；所述NAND串和所述共源触点在垂直于所述等级层堆栈中的导体层或绝缘层的第一方向上延伸贯穿所述等级层堆栈；所述源端导电层覆盖所述等级层堆栈，并与所述NAND串的第一端和所述共源触点的第一端接触，所述NAND串和所述共源触点通过所述源端导电层形成电性连接；所述源端导电层的导电区由金属、金属合金和金属硅化物中的一种或多种的组合构成。

优选地，所述金属由铜、钴、镍、钛和钨中的一种或多种的组合构成。

优选地，所述金属合金为铜、钴、镍、钛和钨中的至少两种金属构成的合金中的一种或多种的组合。

优选地，所述金属硅化物由硅化钴、硅化镍、硅化钛和硅化钨中的一种或多种的组合构成。

优选地，在所述NAND串和所述源端导电层间形成有硅外延层，所述NAND串通过所述硅外延层与所述源端导电层形成电性连接。

优选地，所述源端导电层具有多个导电区和隔离区，所述多个导电区之间通过所述隔离区绝缘，所述NAND串和所述共源触点通过所述多个导电区中的第一部分导电区实现电性连接。

优选地，所述存储器还包括在所述第一方向上延伸贯穿所述等级层堆栈的贯穿阵列触点，所述贯穿阵列触点与所述多个导电区中的第二部分导电区接触。

优选地，所述存储器还包括第一互联层，所述第一互联层具有第一导体层，所述NAND串的第一端通过所述多个导电区中的第一部分导电区与所述第一导体层实现电性连接。

优选地，所述存储器还包括第一互联层，所述第一互联层具有第二导体层，所述贯穿阵列触点通过所述多个导电区中的第二部分导电区与所述第二导体层实现电性连接。