[发明专利]形成半导体装置的方法

说明书

本揭示内容公开了一种形成半导体装置的方法。方法包括提供具有基板和在基板之上的硬罩幕层的装置；形成心轴于硬罩幕层之上；沉积材料层于心轴的多个侧壁上；植入掺杂剂到材料层中；使用心轴和材料层作为蚀刻罩幕来执行蚀刻制程于硬罩幕层上，从而形成图案化硬罩幕层，其中蚀刻制程同时产生沉积于图案化硬罩幕层的多个侧壁上的介电层，介电层含有掺杂剂；以及通过使用图案化硬罩幕层和介电层共同作为蚀刻罩幕蚀刻基板来形成鳍片。

技术领域

本发明实施例是有关一种形成半导体装置的方法。

背景技术

半导体集成电路(integrated circuit，IC)产业历经了指数级的发展。集成电路的材料和设计的技术进步，已经产生了数代的集成电路，其中每一代具有比上一代更小且更复杂的电路。在集成电路的发展过程中，功能密度(即每个晶片面积具有的互连装置数量)一般在几何尺寸(即以制造制程可以制造的最小组件(或线))减小的同时增加。这种缩减过程通常通过提高生产效率和降低相关成本来提供益处。这种缩减也增加了处理和制造集成电路的复杂性。

例如，现今已引入了多栅极装置，致力于通过增加栅极－通道耦合来提高栅极控制、减少关闭状态电流、以及减少短通道效应(short-channel effect，SCE)。其中，鳍式场效晶体管(fin field-effect transistor，FinFET)即是一种前述的引入的多栅极装置。鳍式场效晶体管的名称是来自于它的鳍片状结构，此结构自基板上延伸形成，并用于形成场效晶体管通道。鳍式场效晶体管与传统的互补式金属氧化物半导体(complementarymetal-oxide-semiconductor，CMOS)制程是相容的，并且其立体结构允许它们在维持栅极控制和缓和短通道效应的同时，可以积极地缩减。N型鳍式场效晶体管和P型鳍式场效晶体管可能具有不同的材料成分于各别鳍片中(例如，N型鳍式场效晶体管的鳍片中的Si和P型鳍式场效晶体管的鳍片中的SiGe)，这提高了两种类型鳍式场效晶体管的载子移动性，并且提高了装置性能。然而，于鳍片图案化期间，控制鳍片宽度是艰巨的。例如，具有不同材料组成的鳍片在制造过程中，因遭受不同的横向损耗，将导致N型鳍式场效晶体管和P型鳍式场效晶体管之间的鳍片宽度不一致。因此，尽管传统的鳍片图案化方法一般已满足于其预期目的，但其并非在所有方面都能令人满意。

发明内容

根据本揭露内容的多个实施方式，是提供一种形成半导体装置的方法，包括提供具有一基板和在基板之上的一硬罩幕层的一装置；形成一心轴于硬罩幕层之上；沉积一材料层于心轴的多个侧壁上；植入一掺杂剂到材料层中；使用心轴和材料层共同作为一蚀刻罩幕来执行一蚀刻制程于硬罩幕层上，从而形成一图案化硬罩幕层，其中蚀刻制程同时产生沉积于图案化硬罩幕层的多个侧壁上的一介电层，介电层含有掺杂剂；以及通过使用图案化硬罩幕层和介电层共同作为一蚀刻罩幕蚀刻基板来形成一鳍片。

根据本揭露内容的多个实施方式，是提供一种形成半导体装置的方法，包括提供一基板；形成一第一组心轴及一第二组心轴于基板之上；形成一材料层于第一组心轴及第二组心轴的多个侧壁和一顶表面上；植入一掺杂剂到第一组心轴之上的材料层中以形成材料层的一掺杂部分，其中第二组心轴之上的材料层不含掺杂剂；以及通过移转由第一组心轴及第二组心轴和材料层的掺杂部分所共同定义的一图案到基板中来图案化基板。

根据本揭露内容的多个实施方式，是提供一种形成半导体装置的方法，包括提供一装置，装置具有在一第一区域和一第二区域中的一半导体层、在第二区域中的半导体层之上的一磊晶层、以及覆盖在第一区域中的半导体层和在第二区域中的磊晶层的一硬罩幕层；形成一第一心轴于第一区域中的硬罩幕层之上，以及形成一第二心轴于第二区域中的硬罩幕层之上；沉积覆盖第一心轴和第二心轴的一材料层；植入一杂质于第二区域中的材料层中；去除在第一区域中的材料层；使用第一心轴和第二心轴作为一蚀刻罩幕来蚀刻硬罩幕层，造成在第一区域中的一第一经蚀刻的硬罩幕特征和在第二区域中的一第二经蚀刻的硬罩幕特征；以及使用第一经蚀刻的硬罩幕特征和第二经蚀刻的硬罩幕特征作为一蚀刻罩幕来蚀刻半导体层和磊晶层，造成在第一区域中的一第一鳍片和在第二区域中的一第二鳍片。

附图说明