[发明专利]半导体器件及其制造方法

权利要求书

1.一种制造非易失性存储器半导体器件的方法，包括：

在半导体衬底的非易失性存储器单元区上形成多个存储器单元；

在所述多个存储器单元上方形成导电层；

在所述多个存储器单元上方形成具有小于1.2厘泊的粘度的平坦化材料的第一平坦化层；

对所述第一平坦化层和所述导电层实施平坦化操作，从而去除所述第一平坦化层的上部区域和所述导电层的上部区域；

在实施所述平坦化操作之后，在所述多个存储器单元上形成硬掩模层；以及

在形成所述硬掩模层之后，完全地去除所述多个存储器单元之间的所述导电层的下部区域的部分。

2.根据权利要求1所述的方法，其中，每个存储器单元均包括第一控制栅极和第二控制栅极以及位于所述第一控制栅极和所述第二控制栅极之间的擦除栅极，

分别位于所述第一控制栅极和所述第二控制栅极外部的第一选择栅极和第二选择栅极，以及

分别在所述第一控制栅极和所述第二控制栅极下面形成的第一浮置栅极和第二浮置栅极。

3.根据权利要求1所述的方法，其中，形成所述硬掩模层包括：

在所述多个存储器单元上方形成由硅氧化物基形成的第一硬掩模层；以及

在所述第一硬掩模层上方形成由硅氮化物基形成的第二硬掩模层。

4.根据权利要求1所述的方法，还包括：在形成所述硬掩模层之后，在所述存储器单元上形成第二平坦化层。

5.根据权利要求4所述的方法，还包括：在所述第二平坦化层上形成光刻胶层。

6.根据权利要求1所述的方法，其中，在所述半导体衬底上方设置介电层，以及

从所述介电层的上表面至第三导电层的最上表面的平坦表面处测量的所述第三导电层的导电层的厚度T1与从所述硬掩模层的上表面至所述第三导电层的最上表面的导电层的厚度T2的比率T1/T2在从10/1至2/1的范围。

7.根据权利要求1所述的方法，还包括：

在与所述非易失性存储器单元区间隔开的所述半导体衬底的外围区中形成逻辑区；以及

在所述逻辑区和所述非易失性存储器单元区之间形成接地区域。

8.一种用于制造包括非易失性存储器的半导体器件的方法，所述方法包括：

在衬底上方形成堆叠结构，所述堆叠结构包括：

第一多晶硅层，设置在第一介电层上方；

第二介电层，设置在所述第一多晶硅层上方；

第二多晶硅层，设置在所述第二介电层上方；

覆盖绝缘层，设置在所述第二多晶硅层上方；以及

侧壁间隔件，设置在所述第一多晶硅层、所述第二介电层、所述第二多晶硅层和所述覆盖绝缘层的相对侧上；

在所述堆叠结构上方形成第三多晶硅层，从而覆盖所述堆叠结构；

在所述第三多晶硅层上方形成具有小于1.2厘泊的粘度的平坦化材料的第一平坦化层；

去除所述第一平坦化层和所述第三多晶硅层的上部，从而形成选择栅极和擦除栅极；以及

在去除所述第一平坦化层和所述第三多晶硅层的上部之后，在所述堆叠结构上形成硬掩模层。

9.根据权利要求8所述的方法，其中，所述平坦化材料是有机材料。

10.根据权利要求8所述的方法，其中，在所述第三多晶硅层的下平坦部分处测量形成的所述第一平坦化层的厚度T3与在所述第三多晶硅层的最上平坦表面处测量的所述第一平坦化层的厚度T4的比率T3/T4在从15/1至3/1的范围。

11.根据权利要求8所述的方法，其中，去除所述第一平坦化层和所述第三多晶硅层的上部包括：

使用第一等离子体工艺实施第一回蚀刻操作以部分地去除所述第一平坦化层和所述第三多晶硅层，从而暴露所述覆盖绝缘层；以及

使用第二等离子体工艺实施第二回蚀刻操作以进一步减小所述第三多晶硅层的厚度，从而形成所述选择栅极和所述擦除栅极。