[发明专利]一种时间放大器以及半导体存储器

说明书

技术领域

本发明涉及半导体存储技术领域，具体涉及一种时间放大器，还涉及一种半导体存储器。

背景技术

延迟锁相环(DLL，Delay-Locked Loop)通常应用在DDR3/DDR4动态随机存取存储器中，延迟锁相环用于自动调节一路信号的延时，使两路信号的相位一致(边沿对齐)。具体地，在需要某些数字信号与系统时钟同步的情况下，延迟锁相环将两路时钟的边沿对齐，用被调节的时钟做控制信号，就可以产生与系统时钟严格同步的信号，且该同步不随外界条件如温度、电压的变化而改变，因此得以广泛地使用。

为了测量精细时间间隔，DLL中嵌入有时间数字转换器(TDC，Time-to-Digital converter)，近年来，为了提高TDC时间精度的同时，提高其转换速率，时间放大器思想应运而生，基于时间放大器，可以对时间间隔进行“粗量化-放大-细量化”，仅仅使用粗糙的量化器便能得到较高的时间分辨率。在TDC中可嵌入多种类型的时间放大器(TA，Time amplifier)，如基于SR锁存器的时间放大器、门时间放大器、1x/4x延迟缓冲时间放大器等。其中，基于SR锁存器的时间放大器由两个SR锁存器和一个门控组成，其增益与SR锁存器输出端设置的附加电容成正比，然而，基于SR锁存器的时间放大器的主要缺点是时间放大的增益不可变，进而导致DLL的时间间隔测量精准度较低。

因此，如何使时间放大器的增益可调，从而提高DLL的时间检测测量精准度是本领域技术人员急需要解决的技术问题。

发明内容

本发明提供一种可变增益的时间放大器，以及一种半导体存储器，以克服或缓解背景技术中存在的一个或者更多个问题，至少提供一种有益的选择。

作为本发明的一个方面，本发明提供了一种可变增益的时间放大器，包括：

第一闩锁器，所述第一闩锁器的Q₁输出端耦接有第一电容，输出端耦接有第二电容，所述第一电容和所述第二电容中至少有一个电容的电容值可调；

第一控制器，用于控制所述第一电容的电容值与所述第二电容的电容值的相对大小，使所述时间放大器的放大增益增大或者减小。

优选的，在上述可变增益的时间放大器中，还包括：

第二闩锁器，所述第二闩锁器的Q₂输出端耦接有第三电容，输出端耦接有第四电容，所述第三电容和所述第四电容中至少有一个电容的电容值可调。

优选的，在上述可变增益的时间放大器中，还包括：

第二控制器，用于控制所述第三电容的电容值与所述第四电容的电容值的相对大小，使所述时间放大器的放大增益增大或者减小。

优选的，在上述可变增益的时间放大器中，所述第一电容、所述第二电容、所述第三电容、和所述第四电容的其中一电容包括：

至少两条支路，所述支路之间并联，所述支路的输入端与所述第一闩锁器和所述第二闩锁器的其中一输出端连接，所述支路的输出端接地；

其中，所述支路由支路电容以及串联与所述支路电容的开关组成，所述开关受到所述第一控制器和所述第二控制器中对应连接的控制器控制。

优选的，在上述可变增益的时间放大器中，所述开关包括：

与非门，所述与非门的输入端包括接触引脚，由对应连接的所述第一控制器或所述第二控制器控制，对应的所述第一控制器和所述第二控制器用于控制所述接触引脚与所述支路之间为连接或是断开来调整电容值的大小。

优选的，在上述可变增益的时间放大器中，所述所述与非门的输入端还包括控制引脚由对应连接的所述第一控制器或所述第二控制器控制，当所述接触引脚与所述支路连接时，对应连接的所述第一控制器或所述第二控制器用于将逻辑信号发送至所述控制引脚来调整电容值的大小。

优选的，在上述可变增益的时间放大器中，还包括：

与所述第一闩锁器的输入端连接的第一缓冲器，以及与所述第一闩锁器的输出端连接的第一或非门。

优选的，在上述可变增益的时间放大器中，还包括：

与所述第二闩锁器的输入端连接的第二缓冲器，以及与所述第二闩锁器的输出端连接的第二或非门。

本发明还提供一种半导体存储器，包括上述任一项所述的时间放大器。