[发明专利]半导体基底以及半导体元件

说明书

本发明揭露一种半导体基底以及半导体元件。该半导体基底包括基层、配置于基层上的缓冲层、配置于缓冲层上的通道层、配置于通道层上的阻挡层以及埋入于通道层中的埋入式场板区。其中，通道层包括二维电子气，埋入式场板区位于该二维电子气下方。本发明可以有效的分散电极之间高电场的聚集效应，降低工艺的复杂度，以及大幅降低寄生电容对元件的影响。

技术领域

本发明是有关于一种半导体基底以及一种半导体元件。

背景技术

当场效应晶体管在进行高频率或高功率的操作时，容易遭遇到电流崩塌(currentcollapse)现象，导致饱和区的电流大幅下降并造成切换延迟(turn on delay)的增加。此现象主要归因于场效应晶体管在高电场操作时，大量的电子被捕捉在元件表面及半导体的缺陷态(trap state)当中，由于被捕捉的电子需要一定的时间跳脱，所以当元件进行高频率操作时，来不及跳脱的电子将会空乏通道中的载子，造成电流崩塌。

为改善此现象，已知的技术会在场效应晶体管的上方配置金属场板(metal fieldplate)，藉此降低栅极与漏极之间的电场。然而，此种金属场板虽能有效分散电场，但却会大幅增加寄生电容(parasitic capacitance)。

发明内容

有鉴于此，本发明提供一种半导体基底以及一种半导体元件，可有效分散电场且避免已知的金属场板所造成的寄生电容现象。

本发明的一种半导体基底，其包括基层、配置于基层上的缓冲层、配置于缓冲层上的通道层、配置于通道层上的阻挡层以及埋入于通道层中的埋入式场板区。

在本发明的一实施例中，上述通道层包括二维电子气(2DEG)，且埋入式场板区位于二维电子气下方。

在本发明的一实施例中，上述埋入式场板区包括一负电区。

在本发明的一实施例中，上述负电区包括氟离子。

在本发明的一实施例中，上述埋入式场板区内更包括位于负电区侧边的正电区。

在本发明的一实施例中，上述正电区包括镁离子。

在本发明的一实施例中，上述埋入式场板区包括多个分开的区域。

在本发明的一实施例中，上述埋入式场板区具有不同的深度。

在本发明的一实施例中，上述埋入式场板区具有相同的深度。

本发明的一种半导体元件，其包括基层、配置于基层上的缓冲层、配置于缓冲层上的通道层、埋入于通道层中且位于通道层中的二维电子气(2DEG)下方的埋入式场板区、配置于通道层上的阻挡层以及配置于阻挡层上的元件层，其中元件层包括第一电极与第二电极，且埋入式场板区在基层上的投影区域与第二电极在基层上的投影区域未重叠。

在本发明的一实施例中，上述的半导体元件更包括第三电极，配置于第一电极与第二电极之间，其中第一电极为源极，第二电极为漏极，且第三电极为栅极。

在本发明的一实施例中，上述的半导体元件更包括P型半导体层，位于栅极与阻挡层之间。

在本发明的一实施例中，上述栅极延伸穿过阻挡层与二维电子气。

在本发明的一实施例中，上述源极延伸穿过阻挡层与二维电子气，且源极与埋入式场板区接触。

在本发明的一实施例中，上述埋入式场板区在基层上的投影区域与第一电极在基层上的投影区域未重叠。

在本发明的一实施例中，上述埋入式场板区靠近源极处的深度小于埋入式场板区靠近漏极处的深度。

在本发明的一实施例中，上述埋入式场板区靠近源极处的深度大于埋入式场板区靠近漏极处的深度。