[发明专利]电子器件、电子模块及其制造方法

说明书

示出了一种电子器件、一种包括所述电子器件的电子模块及其制造方法。所述电子器件包括半导体衬底和设置在所述半导体衬底上的金属堆叠体，其中，所述金属堆叠体包括第一层，其中，所述第一层包括NiSi。

技术领域

本发明涉及一种电子器件、一种电子模块及其制造方法。

背景技术

电子器件的制造商不断努力提高其产品性能，同时努力降低其制造成本。在电子器件或电子模块的制造中的成本密集区域是布置在半导体衬底的表面上的金属堆叠体的制备。背侧金属化(BSM：BackSide Metallization)可以是这种金属堆叠体的一个示例。这种金属堆叠体可以包括当将半导体衬底焊接到载体时与焊料层反应的第一层。这种金属堆叠体的改进、例如第一层的改进以及改良的焊接方法可能有助于降低制造成本、提高焊点的可靠性并减少晶片翘曲和芯片翘曲。由于这些和其它原因，需要本发明。

发明内容

根据本发明的一个方面，提供了一种电子器件，包括半导体衬底以及设置在所述半导体衬底上的金属堆叠体，所述金属堆叠体包括：第一层，其中，所述第一层包含NiSi。

根据本发明的一个可选实施例，所述半导体衬底包括功率半导体芯片、IGBT和二极管中的一种或两种以上，所述金属堆叠体布置在所述功率半导体芯片的、IGBT的或二极管的芯片焊盘上。

根据本发明的一个可选实施例，所述金属堆叠体在所述第一层中包含N杂质、特别是成NiN和SiN中的一种或两种以上形式。

根据本发明的一个可选实施例，所述金属堆叠体还包括设置在所述第一层与所述半导体衬底之间的第二层、特别是包括以下材料中的一种或两种以上的第二层：Ti、WTi、Ta或包括这些材料中的至少一种的合金。

根据本发明的一个可选实施例，所述金属堆叠体还包括设置在所述第一层上的第三层、特别是包括Ag、Pt、Pd和Au中的一种或两种以上的第三层。

根据本发明的一个可选实施例，所述金属堆叠体还包括设置在所述半导体衬底与所述第一层之间的第四层、特别是包括Al和Ti中的一种或两种以上的第四层。

根据本发明的一个可选实施例，所述第一层具有在50nm至2000nm、特别是100nm至1000nm、更特别是200nm至600nm、甚至更特别是400nm至500nm范围内的厚度。

根据本发明的一个可选实施例，所述第一层包含在2wt％至50wt％、特别是2wt％至20wt％、更特别是3wt％至10wt％、更特别是4wt％至5wt％范围内的Si量，甚至更特别是4.5wt％的Si量。

根据本发明的另一个方面，提供了一种电子模块，包括：载体；设置在载体上的半导体芯片；设置在所述载体与所述半导体衬底之间的金属堆叠体，所述金属堆叠包括第一层；以及设置在第一层上的焊料层，其中，所述第一层包含NiSi。

根据本发明的一个可选实施例，所述载体包括功率电子衬底、引线框架、DCB、DAB、AMB、IMS或PCB。

根据本发明的一个可选实施例，所述电子模块还包括包封半导体芯片的包装体。

根据本发明的一个可选实施例，所述焊料层包括基于Pb或无Pb焊料。

根据本发明的一个可选实施例，所述焊料层包括Sn或SnAg。

根据本发明的一个可选实施例，所述电子模块还包括形成在所述第一层与所述焊料层之间的金属间相。

根据本发明的一个可选实施例，所述金属堆叠体包括N杂质。

根据本发明的一个可选实施例，N杂质沿所述第一层与所述焊料层之间的界面定位。